[发明专利]存储器测试的方法

说明书

技术领域

本发明是有关于存储器装置的测试，特别是有关于一种用以产生比一般差(worse-than-normal)的存储器测试条件的测试方法。

背景技术

所有存储器芯片在进行封装以及传送到客户之前，会先通过一系列的功能性测试。假设有一颗错误的芯片被组装在一系统板上，其除错以及拆除将非常浪费成本。因此，在产品传送到客户前将所有错误的芯片先筛选出来，在制造存储器芯片的过程中是一个非常重要的步骤。此外，由于存储器芯片可能操作于比一般差(worse-than-normal)的条件以及非常嘈杂的场地环境中，因此其测试条件也应该能模拟场地环境以筛选出较差的芯片。

传统的DRAM测试包括一系列的写入与读取的操作，以使存储器芯片的每个位都可以被存取。举例来说，一个March样本可显示如下：

(w0)↑(r0，w1)↑(r1，w0)↓(r0)

其中w0表示‘写入0’，r0表示‘读取0’，且类似地，w1表示‘写入1’，r1表示‘读取1’。符号‘↑’表示将地址递增，而符号‘↓’表示将地址递减，参考Schanstra与A.J.Van De Goor所提出的“DRAM测试的工业评估”(Proc.Design，Automation andtest in Europe，1999，pp.623-630)中所载内容。

一组括号内的读取与写入操作是用于存储器单元的一个字节(one byte)或一个字(one word)，而整个存储器都将逐步进行这些操作。于此例中，一个字节有8位的单元，以及一个字有16位的单元。一些存储器芯片将具有与8位或16位不同的频宽。接着，“(r0，w1)↑”表示第一次读取一个字节或一个字，此时应该读到‘0’，如果读到不是‘0’的话，表示在此字节或此字中至少有一个错误位，接着再写入‘1’到此位或此字中。

这里还有具有不同写入与读取的组合的其他测试样本，可以产生各类的干扰(disturbance)，以侦测在一DRAM芯片中的错误位。然而，通常这些测试只会操作在一般的干扰环境下。一个比一般差的测试条件可能包括以下几个条件中一个或多个：(1)较低的供应电压以及较高的温度，(2)由于储存的电荷衰退，使单元数据变弱，(3)在最差条件下存取邻近单元时的应力(stress)。举例来说，假设一个单元中储存了衰退的电荷，而其周围由具有最新写入的相反电荷极性的单元所围绕时，读取此单元可能产生高机率的噪声耦合效应。大多数的测试样本不会创造这样的环境以及应力，但是这样的条件却是有效的且可能发生在实际的存储器产品中。

一种用降低供应电压(Vdd)以弱化一单元的传统方式是利用直接地切换(toggle)Vdd。然而，Vdd具有高电容负载，而且在产品的测试机台上，切换Vdd通常需要几个毫秒的时间，使得在每个读取以及写入周期中切换Vdd的方法不可行。

一种DRAM单元弱化方法是为插入延迟时间，使得DRAM单元中储存的电荷额外的衰退，因此变弱。然而，这样的方法也会增加测试时间，因此也不可行。

因此，需要一种测试方法能在不增加测试时间的条件下，安排最大量的比一般差测试条件。

发明内容

有鉴于此，本发明提供一种测试存储器的方法，用以测试一存储器，例如一DRAM，其具有多个电荷储存单元，所述多个电荷储存单元耦接至多个位线、一或多个单元板(cell plate)以及一或多个位线板，其中所述单元板用以偏压所述电荷储存单元，所述位线板用以偏压所述位线。此存储器测试的方法包括下列步骤：将此存储器置于一测试模式；套用一测试样本至存储器；接着，当写入一个‘1’到一既定单元时，提供一个第一电压到该单元板，其中第一电压是高于一正供应电压的一半；以及当写入一个‘0’到该既定单元时，提供一个第二电压到该单元板，其中第二电压是低于正供应电压的一半。其中第一电压以及第二电压是用以模拟存储器单元里的弱电荷储存。类似地，当预期由该既定单元中读取一个‘1’时，提供一第三电压到位线板，其中第三电压是高于正供应电压的一半；以及当预期由该既定单元中读取一个‘0’时，提供一第四电压到该位线板，其中第四电压是低于正供应电压的一半。其中，第三电压以及第四电压是用以模拟存储器单元的电荷衰退。

本发明所述的存储器测试的方法，其中该套用该测试样本的步骤更包括：套用一March测试样本。