[发明专利]器件隔离区的形成方法

说明书

技术领域

本发明涉及一种器件隔离区的形成方法，特别涉及浅沟槽隔离半导体器件的制作方法。

背景技术

随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺。LOCOS工艺是在硅衬底表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)工艺拥有多项的制程及电性隔离优点，包括可减少占用硅衬底表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18μm以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。

现有浅沟槽隔离的制作方法具体请参考申请号为200410057166的中国专利申请所公开的技术方案中所描述的。图1A至图1E为现有形成浅沟槽隔离的过程。半导体集成电路通常包含有源区和位于有源区之间的隔离区，器件通常是在有源区中形成。在硅衬底表面的某些有源区域用于数据的存储，这里称之为存储单元区；而某些有源区域用于周边控制电路，这里称之为外围电路区。通常在存储单元区和外围电路区的有源区之间都形成浅沟槽隔离结构以起到有源区之间的绝缘和隔离作用。如图1A所示，硅衬底100和110的表面区域分别对应外围电路区10和存储单元区11，通过热氧化法，在硅衬底100、110表面形成垫氧化硅层102；在氧化硅层102表面沉积氮化硅层103；然后，在氮化硅层103上形成图案化的光阻层104定义隔离区。如图1B所示，以光阻层104为掩膜，蚀刻氮化硅层103、垫氧化硅层102和硅衬底100、110；在外围电路区10的硅衬底100中形成浅沟槽108，在存储单元区11的硅衬底110中形成浅沟槽105，由于外围电路区10是有源器件非密集区，而存储单元区11是有源器件密集区，因此，外围电路区10的浅沟槽108比存储单元区11的浅沟槽105宽。如图1C所示，用热氧化法在浅沟槽108、105的底部与侧壁形成衬氧化硅层107；通过用高密度等离子体化学汽相淀积法(HDP-CVD)在氮化硅层103上形成绝缘氧化层106，并将绝缘氧化层106填满浅沟槽108、105。如图1D所示，利用化学机械研磨(CMP)方法对绝缘氧化层106进行研磨，直至氮化硅层103表面露出，在浅沟槽108中的绝缘氧化层106出现凹陷111。如图1E所示，湿法蚀刻去除氮化硅层103和垫氧化硅层102，形成浅沟槽隔离结构109，其中存储单元区11的浅沟槽隔离结构109比外围电路区10的浅沟槽隔离结构109高出400埃～600埃，这样会造成后续平坦化多晶硅层过程中，造成存储单元区11的浅沟槽隔离结构105过研磨和存储单元区11后续字线的蚀刻过程中造成多晶硅层的残留，进而会使字线短路。

现有制作浅沟槽隔离结构的过程中，由于沉积完绝缘氧化层后，浅沟槽内的绝缘氧化层低于氮化硅层上的绝缘氧化层，对绝缘氧化层进行研磨至氮化硅层时，会对氮化硅层进行过研磨以确保氮化硅层上的绝缘氧化层被全部清除干净，在对氮化硅层进行过研磨时，也会对浅沟槽内的绝缘氧化层进行研磨，由于研磨氮化硅层的速率小于研磨绝缘氧化层的速率，浅沟槽内的绝缘氧化层会出现凹陷现象。由于存储单元区是器件密集区，用于有源器件隔离的浅沟槽宽度一般都在0.10um～0.20um，因此凹陷深度很小，几乎为零；但是外围电路区是有源器件非密集区，有些浅沟槽宽度为0.3um～20um，对这样宽度的浅沟槽内绝缘氧化层进行研磨后出现凹陷深度为0.03um～0.04um；当去除氮化硅层和垫氧化硅层后，存储单元区的浅沟槽隔离结构高出外围电路区的浅沟槽隔离结构，这样会造成后续平坦化多晶硅层过程中，造成存储单元区的浅沟槽隔离结构过研磨和在存储单元区后续字线的蚀刻过程中造成多晶硅层的残留，进而会使字线短路。

发明内容