[发明专利]凸点的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及凸点的形成方法。

背景技术

在半导体集成电路后端工艺中，最后一层图形化的金属层形成阵列的金属垫层作为输入/输出(I/O)或者电源/接地信号提供连接；接着在金属垫层上沉积第一钝化层，比如氧化硅或者氧化硅/氮化硅共同组成的绝缘层以进行钝化，然后在第一钝化层中形成开口暴露出金属垫层，然后在第一钝化层上形成第二钝化层，第二钝化层为相对较厚的高分子聚合物(通常采用聚酰亚胺)以提供进一步的绝缘和防止在随后的划片过程中半导体集成电路被污染和发生机械损伤，然后在开口中和第二钝化层上形成凸点下金属层，所述凸点下金属层一般通过电镀方式形成，一般采用Ti、Ni、Cu中一种或者它们的组合构成，然后在凸点下金属层上形成凸点，蚀刻凸点下金属层，去除金属垫层上以外的部分，随后把半导体衬底进行划片，把这些小片即集成电路的芯片的凸点连接到引线框架上进行封装。

近年来，聚酰亚胺以其较低的介电常数、高温稳定性(高达450℃)、平整性以及低成本的特性在金属垫层上作为钝化层吸引了人们的关注，但是，当在半导体衬底上电镀形成凸点之后，在去除凸点下金属层工艺中，由于高分子聚合物比如聚酰亚胺表面容易和金属离子结合在碳-碳键上，残余的金属离子会导致漏电流，因此在现有技术中，通常采用微波(13.56MHz)产生的氧气或者四氟化碳等离子体灰化(等离子气体去胶)步骤来去除金属离子。但是，采用这种等离子体灰化方法只能将表面电导率降至皮安培(pA)级，随着半导体器件尺寸越来越小，电路密度越来越大，芯片上输入/输出(I/O)接口数量也越来越多，金属垫层之间的距离会越来越小，为了提高电路性能，减小漏电流显得格外重要，为了获得更为优良电路性能，漏电流要求也由原来的皮安培数量级(pA，1E-12)提高至飞安数量级(fA，1E-15)，因此，以往的皮安培(pA)数量级的漏电流标准已经不能满足现在器件的需要，在半导体工业界亟需一种将集成电路的漏电流降低到飞安(fA)数量级的技术。

专利号为5807787的美国专利公开了一种降低聚酰亚胺表面漏电流的方法，上述发明专利通过在金属垫层上形成聚酰亚胺钝化层，然后在聚酰亚胺钝化层中形成开口，暴露出金属垫层，但是由于聚酰亚胺在金属垫层上有残留，会造成接触电阻增大，因此采用微波技术产生等离子体蚀刻金属垫层，但是在等离子体蚀刻金属垫层后，钝化层表面电导率的升高，上述发明通过在等离子体蚀刻工艺之后增加一道热处理工艺，降低钝化层表面漏电流，但是上述发明只是针对由于聚酰亚胺吸收了空气中的水汽形成在钝化层表面形成导电离子造成表面导电率的升高问题给出了解决方法。

在实际半导体工艺中，在去除钝化层上凸点下金属层时候，由于凸点下金属层会有残留，造成钝化层表面的电导率的升高，在现有技术中，通常采用微波技术产生等离子体来灰化去除钝化层上残留的金属离子，但是因为在微波灰化工艺中，会产生化学反应，尽管去除了钝化层表面少量的高分子聚合物，在灰化中，一些金属离子可能陷在高分子聚合物钝化层表面，去除不干净，导致漏电流。

发明内容

本发明解决的问题是提供一种降低钝化层表面漏电流的方法和一种形成半导体器件的方法，避免了现有技术中采用微波技术去除钝化层表面残留金属离子造成的钝化层漏电流问题。

为解决上述问题，本发明提供一种凸点的形成方法，包括：提供半导体衬底；在半导体衬底上形成金属垫层和钝化层，所述金属垫层镶嵌于钝化层中，且通过钝化层的第一开口暴露出金属垫层，所述钝化层为高分子聚合物；在钝化层及其第一开口内形成金属层；在金属层上形成光刻胶，定义出金属垫层形状，形成第二开口，暴露出金属层；在第二开口内、金属层上依次形成电镀籽晶层和凸点层；去除光刻胶；蚀刻金属层，形成凸点下金属层，暴露出钝化层；采用反应离子刻蚀装置产生的等离子体灰化处理钝化层；形成凸点。

所述反应离子刻蚀装置中通入气体为氧气或氢气，产生氧等离子体或氢等离子体，所述气体的流量为100至500sccm。

产生等离子体的功率为100至750W，所述反应离子刻蚀装置中压强范围为1.3×10¹至1.33×10²Pa。

等离子体灰化处理时间范围为15至120s，等离子体灰化处理温度为25至90℃。

所述钝化层为聚酰亚胺。