[发明专利]指纹识别系统中实现图像平滑处理的硬件电路

说明书

技术领域

本发明涉及指纹识别系统中实现图像平滑处理的硬件电路，属于指纹识别系统中图像处理领域。图像平滑处理的目的是降低指纹脊线与谷线间的灰度偏差和不同指纹图像对比度不同带来的影响。

背景技术

随着指纹识别技术的发展，对指纹识别算法的要求越来越高，不仅要求较好的拒真率(FRR)和误识率(FAR)，还要求有较高的速度。其中图像平滑处理的结果对指纹特征点的提取有很大的影响。典型的嵌入式指纹识别系统是以指纹传感器和处理器为核心构成。指纹传感器采集指纹图像，由处理器来实现指纹识别算法。指纹识别系统包括以下几个部分：指纹图像采集-＞图像平滑处理-＞背景分离-＞建立方向图-＞方向图的平滑-＞Gabor滤波-＞提取特征点-＞特征点比对。在这些部分中，图像平滑处理部分都是以软件的形式存在，该部分的输入为采集到的原始指纹图像数据，该部分的输出为经过图像平滑处理后的图像数据，为后续的处理过程做好准备。用软件形式来实现图像平滑处理，优点是移植性强；缺点是在相同的时钟频率下，软件的处理速度较慢。而且，对外围设备的控制，特别是对静态随机存储器(SRAM)和闪存(FLASH)的控制，速度也较慢。若上述处理能用硬件来实现，相同的时钟频率下硬件的处理速度比用软件的要快得多；而且由于对存储器和闪存的控制由硬件完成，处理的速度要相对快很多。因此，如果采用现场可编程阵列(FPGA)实现指纹识别系统中的图像平滑处理，则会明显的提高指纹识别的速度；而且使用FPGA能使该部分也有很强的移植性，可方便地以硬件模块的形式应用到任何嵌入式指纹识别系统中。图像平滑处理部分是指纹识别系统中比较重要的一个部分。

发明内容

本发明的目的是推出指纹识别系统中实现图像平滑处理的硬件电路，该电路可以显著提高指纹识别系统中图像平滑处理时的运算速度。

为实现上述目的，本发明采用以下技术方案。在指纹识别系统中，使用硬件电路快速完成图像平滑处理的任务：从指纹图像采集部分取得该部分采集的指纹图像数据；按公式(其中k＝-1，1；h＝-1，1)处理该指纹图像数据，得到新数据；将新数据存储到存储器中，供Gabor滤波部分使用。

现结合附图详细说明本发明的技术方案.一种指纹识别系统中实现图像平滑处理的硬件电路，SRAM模块是与所述的硬件电路联用的外部电路，所述的硬件电路采用的所有模块都能用中小规模的标准集成电路构建成功，其特征在于，该硬件电路由地址生成器模块1、获取所需数据模块2、平均值计算器模块3、SRAM地址仲裁器模块4和图像平滑控制器模块5组成，地址生成器模块1是含有四个输入端：第一输入端In1_1、第二输入端In1_2、第三输入端In1_3、第四输入端In1_4，两个输出端：第一输出端Out1_1、第二输出端Out1_2，和能根据以下公式产生处理所需的四个数据地址的模块，所述的公式为其中k＝-1或1，h＝-1或1，获取所需数据模块2是含有六个输入端：第五输入端In2_1、第六输入端In2_2、第七输入端In2_3、第八输入端In2_4、第九输入端In2_5、第十输入端In2_6，七个输出端：第三输出端Out2_1、第四输出端Out2_2、第五输出端Out2_3、第六输出端Out2_4、第七输出端Out2_5、第八输出端Out2_6、第九输出端Out2_7，和能根据地址生成器模块1产生的四个地址从存储器中读取所需数据的模块，平均值计算器模块3是含有七个输入端：第十一输入端In3_1、第十二输入端In3_2、第十三输入端In3_3、第十四输入端In3_4、第十五输入端In3_5、第十六输入端In3_6、第十七输入端In3_7，两个输出端：第十输出端Out3_1、第十一输出端Out3_2，和能取得获取所需数据模块2读取的四个数据的平均值的模块，SRAM地址仲裁器模块4是含有三个输入端：第十八输入端In4_1、第十九输入端In4_2、第二十输入端In4_3，一个输出端：第十二输出端Out4_1，和能对获取数据模块2和图像平滑控制器模块5中的地址进行仲裁，将有效的地址数据存入存储器的模块，图像平滑控制器模块5是含有五个输入端：第二十二输入端In5_1、第二十三输入端In5_2、第二十四输入端In5_3、第二十五输入端In5_4、第二十六输入端In5_5，六个输出端：第十三输出端Out5_1、第十四输出端Out5_2、第十五输出端Out5_3、第十六输出端Out5_4、第十七输出端Out5_5、第十八输出端Out5_6，和能对图像平滑过程进行控制的模块，所述的模块与模块之间的连接：全局时钟信号端clk连接第一输入端In1_1，全局复位信号端rst与第二输入端In1_2连接，全局开始信号端start与第三输入端In1_3连接，第四输入端In1_4与第十六输出端Out5_4连接，第一输出端Out1_1与第七输入端In2_3和第二十四输入端In5_3连接，第二输出端Out1_2与第八输入端In2_4连接，全局时钟信号端clk与第五输入端In2_1连接，全局复位信号端rst与第六输入端In2_2连接，第九输入端In2_5与SRAM模块的数据端连接，第十输入端In2_6与SRAM模块连接，第三输出端Out2_1与第十八输入端In4_1连接，第四输出端Out2_2与第十三输入端In3_3连接，第五输出端Out2_3与第十四输入端In3_4连接，第六输出端Out2_4与第十五输入端In3_5连接，第七输出端Out2_5与第十六输入端In3_6连接，第八输出端Out2_6与第十七输入端In3_7连接，第九输出端Out2_7与SRAM模块连接，全局时钟信号端clk与第十一输入端In3_1连接，全局复位信号端rst与第十二输入端In3_2连接，第十输出端Out3_1与第二十五输入端In5_4连接，第十一输出端Out3_2与第二十六输入端In5_5连接，第十九输入端In4_2与第十三输出端Out5_1连接，第二十输入端In4_3与第十七输出端Out5_5连接，第十二输出端Out4_1与SRAM模块连接，全局时钟信号端clk与第二十二输入端In5_1连接，全局复位信号端rst与第二十三输入端In5_2连接，第十四输出端Out5_2与SRAM模块连接，第十五输出端Out5_3为全局输出端finish_smooth，，第十八输出Out5_6与SRAM模块连接。