[发明专利]用于应变硅MOS晶体管的使用硬掩模的刻蚀方法和结构

权利要求书

1.一种用于形成半导体集成器件的方法，包括：

提供半导体衬底；

形成上覆于所述半导体衬底的电介质层；

形成上覆于所述电介质层的栅极层；

形成上覆于所述栅极层的硬掩模；

利用所述硬掩模作为保护层，图案化所述栅极层，以形成包括多个边缘的栅极结构；

形成上覆于所述栅极结构的电介质层，以保护包括所述多个边缘的所述栅极结构；

由所述电介质层形成多个隔片，同时保留上覆于所述栅极结构的所述硬掩模；

利用所述电介质层和所述硬掩模作为保护层，刻蚀紧邻所述栅极结构的源区和漏区，同时所述硬掩模防止所述栅极结构的任何部分被暴露；

保留上覆于所述栅极结构的所述硬掩模；

将硅锗材料沉积到所述源区和所述漏区中，以填充所述被刻蚀的源区和所述被刻蚀的漏区，同时利用所述硬掩模使所述栅极层的任何部分保持不被暴露，以使所述栅极结构基本没有任何硅锗材料的永久性沉积；

使得所述源区和所述漏区之间的沟道区从形成在所述源区和所述漏区中的至少所述硅锗材料以压缩模式发生应变；以及

从所述栅极结构去除所述硬掩模，以暴露所述栅极结构的顶部，所述栅极结构的所述顶部基本没有任何硅锗材料。

2.如权利要求1所述的方法，其中所述电介质层小于300埃。

3.如权利要求1所述的方法，其中所述沟道区的长度为所述栅极结构的宽度。

4.如权利要求1所述的方法，其中所述半导体衬底是基本的硅材料。

5.如权利要求1所述的方法，其中所述硅锗材料是单晶体。

6.如权利要求1所述的方法，其中所述硅锗具有7∶3到9∶1的硅/锗比。

7.如权利要求1所述的方法，还包括形成上覆于所述栅极结构的所述顶部的金属层。

8.如权利要求7所述的方法，还包括热处理所述金属层，以将所述金属层硅化到所述栅极结构。

9.如权利要求1所述的方法，其中利用外延反应器提供所述硅锗材料的所述沉积。

10.如权利要求1所述的方法，其中所述压缩模式增大所述沟道区中的空穴的迁移率。

11.如权利要求1所述的方法，其中所述硬掩模包括金属材料或者电介质材料。

12.如权利要求1所述的方法，其中所述栅极是没有任何含锗物质的多晶硅。

13.一种用于形成半导体集成器件的方法，包括：

提供半导体衬底，所述半导体衬底包含具有第一晶格常数的含硅材料；

形成上覆于所述半导体衬底的电介质层；

形成上覆于所述电介质层的包含含多晶硅材料的栅极层；

形成上覆于所述栅极层的硬掩模，所述预定厚度的硬掩模至少在刻蚀和沉积的整个过程中被保留；

利用所述硬掩模作为保护层，图案化所述栅极层，以形成包括多个边缘的栅极结构；

形成上覆于所述栅极结构的电介质层，以保护包括所述多个边缘的所述栅极结构；

由所述电介质层形成多个隔片，同时保留上覆于所述栅极结构的所述硬掩模；

利用所述电介质层和所述硬掩模作为保护层，刻蚀紧邻所述栅极结构的源区和漏区，同时所述硬掩模防止所述栅极结构的任何部分被暴露；

保留上覆于所述栅极结构的所述硬掩模；

将硅锗材料沉积到所述源区和所述漏区中，以填充所述被刻蚀的源区和所述被刻蚀的漏区，同时利用所述硬掩模使所述栅极层的任何部分保持不被暴露，以使所述栅极结构基本没有任何硅锗材料的永久性沉积；

使得所述源区和所述漏区之间的沟道区从形成在所述源区和所述漏区中的至少所述硅锗材料以压缩模式发生应变；以及

从所述栅极结构去除所述硬掩模，以暴露所述栅极结构的顶部，所述栅极结构的所述顶部基本没有任何硅锗材料。

14.如权利要求13所述的方法，其中所述电介质层小于300埃。

15.如权利要求13所述的方法，其中所述沟道区的长度为所述栅极结构的宽度。

16.如权利要求13所述的方法，其中所述半导体衬底是基本的硅材料。