[发明专利]薄膜晶体管及其制造方法

说明书

【技术领域】

本发明涉及一种薄膜晶体管及其制造方法。

【背景技术】

在薄膜晶体管液晶显示器当中，显示区的透光度取决于液晶层上下电极之间的电压差。当薄膜晶体管打开将信号线电压写至液晶之后，立即将薄膜晶体管关闭，将电荷保持在液晶电容上，此时所储存的电荷若有漏失，即会造成液晶电压的改变，直到新的电压再次写入之前，此电压的改变不能使受影响的亮度变化量超过一个灰阶，否则可能导致画质异常。造成电荷漏失的原因，包括液晶本身和TFT的漏电流。故，薄膜晶体管的漏电流大小会影响到薄膜晶体管关闭状态下的电信号精确度。

请参阅图1，是一种现有技术薄膜晶体管的结构示意图。该薄膜晶体管100包括一基底101、一位于该基底101上且位于同一层的通道区域113、源极114及漏极115、一设置在该通道区域113、源极114及漏极115上的栅极绝缘层104、在该栅极绝缘层104上且对应于该通道区域113设置的一栅极105、一形成于该栅极105与栅极绝缘层104上的钝化层106、该钝化层106与栅极绝缘层104上形成有三接触孔(未标示)及对应该三接触孔形成的金属层图案107。其中，该栅极绝缘层104是单纯的采用业界常用的氧化硅SiOx材质构成，其介电常数约为3.9。

请一并参阅图2，是上述薄膜晶体管100制造方法之流程图，该薄膜晶体管100的制造方法包括如下步骤：

步骤S10：提供一玻璃基底101；

步骤S11：形成漏极、源极及通道区域

在该玻璃基底101上沉积非晶硅层，并使其结晶成多晶硅薄膜，掺杂多晶硅，形成P型半导体层，在该P型半导体层上的一部分涂布光阻剂，后由光阻剂做为遮蔽，在该P型半导体层内进行重掺杂五价离子，形成一通道区域113、一源极114及一漏极115；

步骤S12：形成栅极绝缘层

在该通道区域113、源极114及漏极115上沉积氧化硅SiOx薄膜，形成栅极绝缘层104；

步骤S13：形成栅极图案

在该栅极绝缘层104上形成栅极105图案；

步骤S14：形成钝化层及接触孔

在该栅极绝缘层104与栅极105上形成钝化层106，依序对该钝化层106与栅极绝缘层104进行蚀刻形成接触孔；

步骤S15：形成金属层图案

形成金属层图案107，该金属层图案107通过该接触孔与该栅极105、源极114和漏极115部分区域欧姆接触(ohmic contact)。

但是，现有技术薄膜晶体管100中，栅极105和通道区域113之间的介电质，即栅极绝缘层104是单纯的采用业界常用的氧化硅SiOx材质构成，其介电常数约为3.9，可以看的出，该绝缘层104的绝缘性有限，因此该薄膜晶体管100会存在漏电流，特别当薄膜晶体管100为关闭状态时，该漏电流会影响电信号的精确性，减低薄膜晶体管100的可靠性，从而影响显示品质。

【发明内容】

为解决上述漏电流较大及可靠性低的问题，有必要提供一种漏电流较小，且可以提高可靠性的薄膜晶体管。

还有必要提供上述薄膜晶体管的制造方法。

一种薄膜晶体管，其包括一基底、一源极、一漏极、一通道区域、一栅极绝缘层、一钝化层及一栅极，该源极、漏极及通道区域形成在该基底上且位于同一层，该通道区域位于该源极及漏极之间，该栅极绝缘层形成在该通道区域上，该钝化层形成在该源极、漏极及通道区域上，且位于该栅极绝缘层两侧，该钝化层介电常数小于栅极绝缘层介电常数，该栅极形成在该栅极绝缘层及部分钝化层上，且与该通道区域对应。

一种薄膜晶体管制造方法，其包括以下步骤：提供一基底，其上形成一半导体层；在该半导体层上沉积氧化硅形成栅极绝缘层；该栅极绝缘层上形成具预定图案的栅极；以该栅极为遮蔽，湿蚀刻该栅极绝缘层，使部分栅极绝缘层余留在该栅极下方，同时该栅极两端下方分别形成一缺口；利用栅极当作屏蔽，在半导体层内进行重掺杂，形成漏极及源极；在该栅极、漏极、源极上及该二缺口内旋涂一钝化层，该钝化层介电常数小于栅极绝缘层介电常数。

与现有技术相比，本发明薄膜晶体管将介电常数小于栅极绝缘层介电常数材质，旋涂在栅极下方两端，使栅极两端下方的等效栅极绝缘层厚度较厚，因此该栅极两端下方的电阻较大，当栅极电压不变时，邻近源极及漏极的通道区域两端的电场较弱，进而减少晶体管的漏电流和提升晶体管的可靠性。

【附图说明】

图1是一种现有技术薄膜晶体管的结构示意图。

图2是一种现有技术薄膜晶体管制造方法流程图。