[发明专利]一种硅基平面侧栅单电子晶体管及其制作方法

说明书

技术领域

本发明涉及纳米电子器件及纳米加工技术领域，尤其涉及一种硅基平面侧栅单电子晶体管及其制作方法。

背景技术

以互补性金属—氧化物—半导体(CMOS)器件为主流技术的集成电路一直遵循着摩尔定律迅速发展，在2004年集成电路已进入90nm技术节点。随着特征尺寸进入到纳米级，传统的CMOS技术面临着越来越严重的挑战，因此，基于新原理的纳米电子器件成为研究的热点。

单电子晶体管具有尺寸小、速度快、功耗低、可大规模集成等优点，而且具有十分广阔的应用前景，如可用来制作单电子存储器、单电子逻辑电路、电流标准、电阻标准、温度标准、超灵敏静电计、微波或红外探测器等。因此，单电子晶体管已经成为未来替代MOS晶体管的重要侯选器件之一。

一般情况下，单电子晶体管由一个库仑岛结构构成。如图1所示，图1为库仑岛结构的示意图。库仑岛结构包括源101、漏102、库仑岛103、隧道结104和隧道结105，还可以进一步包括侧栅106和侧栅107，其核心部分是库仑岛103、隧道结104和隧道结105。库仑岛103由极微小金属或半导体量子点颗粒构成，它在某一方向上分别通过两侧的隧道结104和105与源101、漏102相连接。源101和漏102位于库仑岛103的两侧。隧道结104和105一般由绝缘层、异质结势垒、以及由界面态或外加电压等引起的势场构成。栅起到调节岛的电化学势从而控制岛中的电子数的作用。源101、漏102、侧栅106和107一般由金属或掺杂半导体构成，与外部连接。

单电子晶体管要正常工作必须满足库仑岛的充电能大于热能的条件，即e²/2C＞＞k_BT，其中k_B为玻尔兹曼常数，因此必须通过降低岛的电容C来提高单电子晶体管的工作温度T，这样就必须通过尽量缩小隧道结面积特别是库仑岛尺寸来实现。因此，如何获得小尺寸的库仑岛结构是制作高温甚至常温单电子器件的关键。

目前，在制作单电子晶体管的库仑岛结构时大多采用碳纳米管、金属纳米颗粒、纳米金属氧化线、量子线材料或量子点材料等。例如，申请号为02244235.9或02157972.5的中国专利公开了一种采用碳纳米管制作库仑岛结构的方法，申请号为03131772.3或00229474.5的中国专利公开了一种采用金属纳米颗粒制作库仑岛结构的方法，申请号为02157972.5的中国专利公开了一种采用纳米金属氧化线制作库仑岛结构的方法，申请号为01200510.X或03142350.7的中国专利公开了一种采用量子线材料制作库仑岛结构的方法，申请号为01200511.8的中国专利公开了一种采用量子点材料制作库仑岛结构的方法。

利用上述制作的库仑岛结构制作的单电子晶体管一般都能获得较高的工作温度，但是利用上述库仑岛结构制作单电子晶体管，一般都存在制作工艺复杂、制作成本高、制作效率低、可行性差及与传统CMOS工艺兼容性差的缺点。

发明内容

(一)要解决的技术问题

针对上述现有技术存在的不足，本发明的一个主要目的在于提供一种硅基平面侧栅单电子晶体管，以提高单电子晶体管的可靠性及与传统CMOS工艺的兼容性。

本发明的一个主要目的在于提供一种硅基平面侧栅单电子晶体管的制作方法，以简化制作工艺、降低制作成本和提高制作效率。

(二)技术方案

为达到上述目的的一个方面，本发明提供了一种硅基平面侧栅单电子晶体管，该单电子晶体管包括：库仑岛，位于库仑岛两侧的源和漏，连接库仑岛与源和漏的两个隧道结，位于库仑岛两侧且垂直于源和漏所在方向上的两个侧栅，源上沉积的源电极，漏上沉积的漏电极，以及侧栅上沉积的栅电极。

所述库仑岛、源、漏、隧道结和侧栅由SOI衬底的顶层硅制作而成。

所述SOI衬底包括：硅基底，用于支撑整个单电子晶体管；埋氧层，用于绝缘隔离单电子晶体管与SOI衬底的硅基底；顶层硅，用于制作构成单电子晶体管的库仑岛、源、漏、隧道结和侧栅。

所述SOI衬底埋氧层的厚度为375nm，所述SOI衬底顶层硅的厚度为120nm。

为达到上述目的的另一个方面，本发明提供了一种硅基平面侧栅单电子晶体管的制作方法，该方法包括：

A、在SOI衬底的顶层硅上涂敷电子抗蚀剂，采用电子束直写曝光及显影在电子抗蚀剂中形成由源、漏、库仑岛、隧道结和侧栅构成的单电子晶体管图形；