[发明专利]用于制作半导体器件的方法

说明书

技术领域

本发明涉及半导体处理，更具体而言涉及用于等离子体处理栅叠层以调节栅叠层的功函数的方法。栅叠层包含形成在衬底上的介电层和形成在介电层上的含金属栅电极层。

背景技术

在半导体工业中，微电子器件的最小特征尺寸正逼近深亚微米体系以满足更快的、更低功率的微处理器和数字电路的需求。为实现集成电路器件的进一步微型化，基于Si的微电子技术当前面临严重的材料挑战。包含SiO₂栅极电介质和退化掺杂多晶Si栅电极的栅叠层(这种结构好几十年来都用于半导体工业)将被具有更高电容的栅叠层替代。

例如，高电容介电材料可以用于替代传统的SiO₂栅极介电材料。这种被称为高k材料(其中“k”指材料的介电常数)的高电容介电材料的介电常数大于SiO₂的介电常数(k～3.9)。另外，高k材料可以指被沉积在衬底上的介电材料(例如HfO₂、ZrO₂)而不是生长在衬底表面上(例如SiO₂、SiO_xN_y)的介电材料。高k材料可以例如包括金属硅酸盐或氧化物(例如，Ta₂O₅(k～26)、TiO₂(k～80)、ZrO₂(k～25)、Al₂O₃(k～9)、HfSiO(k～5-25)和HfO₂(k～25))。

除了栅极介电层外，栅电极层也代表了对于未来的微电子器件的小型化的一个主要挑战。含金属栅电极的引入以替代传统的掺杂多晶Si栅电极可以带来若干优点。这些优点包括消除了多晶Si栅极耗尽效应，降低了薄层电阻，对于先进高k介电材料更好的可靠性和可能更好的热稳定性。在一个示例中，从多晶Si转换到含金属栅电极可以实现栅叠层的有效厚度或电气厚度的2-3埃的改进。这一改进的发生很大程度上是因为在与其他材料的界面处多晶Si的耗尽问题被完全去除。

功函数(workfunction)、电阻率和与互补金属氧化物半导体(CMOS)技术的兼容性是新的栅电极材料的关键参数。材料的功函数是电子从材料的Fermi能级移入自由空间中所需的能量。对于含金属栅电极来说，材料选择标准之一是功函数是可调节的。正型沟道金属氧化物半导体(PMOS)和负型沟道金属氧化物半导体(NMOS)晶体管栅电极要求使用不同的栅极材料以实现可接受的阈值电压；前者的Fermi能级接近硅价带(E～4eV)，后者的Fermi能级接近导带(E～5.1eV)。表1示出了低、中和高功函数金属和含金属材料的功函数。

表1