[发明专利]使用组进行自适应存储器校准

权利要求书

1.一种电子装置，其包含：

电子组件；和

集成电路，其经配置以产生系统时钟和具有来自所述系统时钟的可编程延迟的外部时钟，所述集成电路进一步经配置以将所述外部时钟提供到所述电子组件，确定系统时钟与所述外部时钟之间所述集成电路与所述电子组件可在其中通信的延迟范围，且基于所述延迟范围，用多个预定延迟值中的一者对所述外部时钟进行编程。

2.根据权利要求1所述的电子装置，其中所述集成电路进一步经配置以存储所述预定延迟值。

3.根据权利要求1所述的电子装置，其中所述电子组件包含至少一个存储器装置。

4.根据权利要求3所述的电子装置，其中所述电子组件包含SDRAM、突发NOR、突发PSRAM、RAM、ROM、EPROM、EEPROM或VRAM中的至少一者。

5.根据权利要求3所述的电子装置，其中所述集成电路进一步经配置以通过对电子组件的多个读取/写入操作来确定所述延迟范围。

6.根据权利要求5所述的电子装置，其中所述集成电路进一步经配置以通过将所述读取操作中的每一者估计为通过状态或失败状态来确定所述延迟范围。

7.根据权利要求1所述的电子装置，其中所述延迟范围包含上边界和下边界，且其中所述集成电路进一步经配置以基于所述延迟范围的边界，用多个预定延迟值中的所述一者来对所述外部时钟进行编程。

8.根据权利要求7所述的电子装置，其中所述集成电路进一步经配置以确定多个预定延迟值中的所述一者为所述延迟范围的上边界是否高于所述系统时钟与所述外部时钟之间的最大可编程延迟的函数。

9.根据权利要求7所述的电子装置，其中所述集成电路进一步经配置以确定多个预定延迟值中的所述一者为所述延迟范围的下边界是否低于所述系统时钟与所述外部时钟之间的最小可编程延迟的函数。

10.根据权利要求1所述的电子装置，其中所述预定延迟值中的每一者与特征化所述集成电路的速度范围和特征化所述电子组件的速度范围有关。

11.根据权利要求1所述的电子装置，其中所述电子装置包含无线电话、个人数字助理、电子邮件装置或Web启用装置。

12.一种使集成电路与电子组件校准的方法，所述集成电路具有系统时钟，所述方法包含：

在所述集成电路上产生外部时钟，所述外部时钟具有来自所述系统时钟的可编程延迟；

将来自所述集成电路的外部时钟提供到所述电子组件以支持与所述电子组件的通信；

确定所述系统时钟与所述外部时钟之间所述集成电路与所述电子组件可在其中通信的延迟范围；和

基于所述延迟范围，用多个预定延迟值中的一者对所述外部时钟进行编程。

13.根据权利要求12所述的方法，其进一步包含存储所述预定延迟值。

14.根据权利要求12所述的方法，其中所述电子组件包含至少一个存储器装置。

15.根据权利要求14所述的方法，其中所述电子组件包含SDRAM、突发NOR、突发PSRAM、RAM、ROM、EPROM、EEPROM或VRAM中的至少一者。

16.根据权利要求14所述的方法，其进一步包含通过对电子组件的多个读取/写入操作来确定所述延迟范围。

17.根据权利要求16所述的方法，其进一步包含通过将所述读取操作中的每一者估计为通过状态或失败状态来确定所述延迟范围。

18.根据权利要求12所述的方法，其进一步包含确定所述延迟范围的上边界和下边界，和基于所述延迟范围的边界，用多个预定延迟值中的所述一者对所述外部时钟进行编程。

19.根据权利要求18所述的方法，其进一步包含确定多个预定延迟值中的所述一者为所述延迟范围的上边界是否高于所述系统时钟与所述外部时钟之间的最大可编程延迟的函数。

20.根据权利要求18所述的方法，其进一步包含确定多个预定延迟值中的所述一者为所述延迟范围的下边界是否低于所述系统时钟与所述外部时钟之间的最小可编程延迟的函数。