[发明专利]去耦存储器访问系统和方法

说明书

技术领域

本发明一般涉及存储器访问系统，具体涉及去耦存储器访问系统 和方法。

背景技术

存储器访问系统，诸如处理器核心内的嵌入式存储器系统，例如 ARM，允许处理器从存储器读出数据和将数据写入存储器。核心处理 器的读访问时间包括从存储器读出数据的时间、将读出数据锁存到目 标寄存器的短建立时间和与将从存储器读出的数据传送给目标寄存器 关联的传播延迟时间。写访问时间包括核心处理器将数据写入存储器 的时间和将所写入数据从处理器传送给存储器的传播时间。通常，从 给定存储器读出数据比将数据写入存储器需要更多的时间，从而导致 读访问决定了系统的最高操作频率。

传统的存储器访问系统通常限于每个周期一个操作，例如一个读 操作或一个写操作，要求操作在系统时钟的单个周期内完成。这些系 统依赖于在相同的相对启动时间(耦合)，例如系统时钟的上升沿， 启动读、写操作。在这样的设计中，读访问时间限定了最小时钟周期。 结果是读访问时间被限制为单个系统时钟周期，这限制了所使用存储 器的大小和访问时间，或者系统时钟速度。这通常需要将存储器划分 成一些较小而速度较快的存储块(例如，不太密的存储器)。

现有的存储器访问系统和方法试图用几种方式解决与读访问时 间较长关联的问题。一种是简单地允许读访问用两个时钟周期完成。 这使系统时钟可以运行得较快，但是会严重地损害处理器的吞吐量。

其他传统的存储器访问系统从写周期中将时间借给读操作用。通 常最为临界的情况是背对背的读然后写操作。在这种设计中，将延迟 写操作延迟到读操作完成后，这通常称为“延迟写入”设计。由于系统 使用单个系统时钟，而且背对背的操作必须在两个周期内完成，因此 写延迟必须从单个系统时钟得出。传统的系统的另一个缺点是由于读 访问实际上延伸到下一个周期，在存储器下游需要对读出数据进行特 殊处理。结果是或者在时钟的启动访问的沿的相对沿锁存数据(可能 影响吞吐量)，或者对传递数据进行流水线操作，这给这种存储器和 处理机设计增添了等待时间和复杂性。

通常，对于传统的存储器访问系统共同的是单个系统时钟、含有 是读还是写数据的信息的控制信号和指定在相应的读或写操作期间要 读或写的确切地址的有效地址值。存储器读、写操作通常以与传递控 制和地址信息关联的同样的系统时钟沿启动或以从这个系统时钟沿得 出的定时启动。这阻止在系统时钟前启动读操作，因为必要的信息当 时还不是都可得到的。然而，有些处理器(例如，ARM)使该信息在 启动系统时钟沿到达前可得到。

发明内容

因此本发明的一个目的是提供一种得到改善的去耦存储器访问 系统和方法。

本发明的另一个目的是提供可以利用较密的存储器的这样一种 存储器访问系统和方法。

本发明的又一个目的是提供可以利用较慢的存储器的这样一种 存储器访问系统和方法。

本发明的又一个目的是提供不需要将存储器划分成较小的块的 这样一种存储器访问系统和方法。

本发明的又一个目的是提供实际上几乎不增大电路区域的这样 一种存储器访问系统和方法。

本发明的又一个目的是提供可以优化性能的这样一种存储器访 问系统和方法，这是通过为读和写操作提供独立的去耦时间基准以细 调读操作和写操作的启动时间从而增加允许用于读访问的时间来实现 的。

本发明的又一个目的是提供根据独立的时间基准读操作可以在 写操作前开始的这样一种存储器访问系统和方法。

本发明的又一个目的是提供不需要在同样的时间启动读、写操作 的这样一种存储器访问系统和方法。

本发明的又一个目的是提供增加读访问的允许时间的这样一种 存储器访问系统和方法。

本发明的又一个目的是提供通过使用去耦时间基准使写操作相 对读操作延迟的这样一种存储器访问系统和方法。

本发明基于认识到可以通过下列措施实现真正创新的去耦存储 器访问系统和方法：提供独立的去耦第一和第二时间基准；响应第一 时间基准和读启动信号产生访问存储器的读允许信号；以及响应第二 时间基准产生与读允许信号独立的写允许信号，以对存储器阵列进行 独立的去耦读写访问。