[发明专利]去耦存储器访问系统和方法

权利要求书

1.一种去耦存储器访问系统，包括被配置成产生第一和第二独 立的去耦时间基准的存储器访问控制电路，所述存储器访问控制电路 包括：

响应所述第一时间基准和读信号以产生读允许信号的读启动电 路；以及

响应所述第二时间基准和写信号以产生与所述读允许信号独立 的用来对存储器阵列进行独立的去耦写访问的写允许信号的写启动电 路，以便相对于写允许信号独立地生成读允许信号，以增加在每个周 期中允许读访问的时间，其中在每个周期中有单个读允许信号或单个 写允许信号。

2.权利要求1的系统，其中所述存储器访问控制电路响应控制 信号和有效地址值。

3.权利要求2的系统，其中所述控制信号包括所述读信号和所 述写信号。

4.权利要求2的系统，其中所述有效地址值指定要从所述存储 器阵列读出的数据的位置和要写入所述存储器阵列的数据的位置。

5.权利要求4的系统，其中所述存储器访问控制电路还包括响 应所述控制信号、所述有效地址值和所述第一时间基准的检测电路， 所述检测电路被配置成从所述控制信号中检测所述读信号和所述写信 号。

6.权利要求5的系统，其中所述检测电路包括被配置成检测和 捕获所述有效地址值的地址锁存电路。

7.权利要求5的系统，其中所述检测电路包括被配置成检测和 捕获所述控制信号中的至少一个控制信号的控制锁存电路。

8.权利要求2的系统，还包括响应所述读允许信号、所述写允 许信号和所述有效地址值的核心电路，所述核心电路被配置成响应所 述写允许信号独立地将所提供的数据写入所述存储器阵列和响应所述 读允许信号独立地从所述存储器阵列读出所存储的数据。

9.权利要求8的系统，其中所述核心电路还包括用来独立地将 所述所提供的数据写入所述存储器阵列和独立地从所述存储器阵列读 出所述所存储的数据的读/写电路。

10.权利要求9的系统，其中所述读/写电路还包括被配置成存储 所述读出数据的锁存缓存器。

11.权利要求10的系统，其中所述读/写电路将存储在所述锁存 缓存器内的数据转发给目标寄存器。

12.权利要求1的系统，其中所述第一时间基准是根据早时钟信 号产生的。

13.权利要求1的系统，其中所述第二时间基准是根据系统时钟 信号产生的。

14.权利要求12的系统，其中所述早时钟信号的一个过渡段使 所述读启动电路能产生所述读允许信号。

15.权利要求14的系统，其中所述早时钟信号的第一上升沿使 所述读启动电路能产生所述读允许信号。

16.权利要求13的系统，其中所述系统时钟信号的一个过渡段 使所述写启动电路能产生所述写允许信号。

17.权利要求16的系统，其中所述系统时钟的第一上升沿使所 述写启动电路能产生所述写允许信号。

18.权利要求1的系统，其中所述第一时间基准和所述第二时间 基准是根据系统时钟信号产生的。

19.权利要求1的系统，其中系统时钟信号的第一过渡段使所述 读启动电路能产生所述读允许信号。

20.权利要求19的系统，其中所述系统时钟的第一下降沿使所 述读启动电路能产生所述读允许信号。

21.权利要求19的系统，其中所述系统时钟信号的第二过渡段 使所述读启动电路能产生所述读允许信号。

22.权利要求21的系统，其中所述系统时钟的第一上升沿使所 述读启动电路能产生所述读允许信号。