[其他]沉积垂直方向电阻的方法

说明书

经过改良的、用于ＭＯＳ集成电路的电阻。在一层隔离两个导电区域的绝缘层里开一个孔。通过等离子增强的化学气相沉积法，如同富硅氮化物的钝化材料便被沉积在该窗口之中，该沉积物与两个导电区都接触、从而在这两区之间形成垂直方向的电阻。

本发明涉及金属氧化物半导体（MOS）集成电路领域，尤其涉及到在这种电路中电阻元件的生成。

在MOS工艺的早期阶段，作为集成电路的电阻元件是由基片中的扩散区、诸如多晶硅等类元件构成。这些电阻元件在集成电路中所占的面积比较大，随着要求高密度的更复杂电路的出现，其应用就不那么广了。

缺乏适用于高密度半导体集成电路的电阻，导致了避免使用电阻。为了在电路中用更少量的电阻，对电路要精心设计，而在很多情况下则用晶体管取代电阻作为负载元件。例如，一个静态存储单元，按惯例已被设计为六个晶体管的双稳态电路，其中有二个晶体管用作负载元件。

用离子注入区域作为电阻元件的方法在下述美国专利中已作了描述，即美国专利号4，246，692（注入区埋置在场氧化层下面），美国专利号4，110，776（注入电阻在场氧化层上面），美国专利号4，209，716（注入电阻在第二层多晶硅中）以及美国专利号4，330，931（多晶硅和钨的复合元件）。据本申请人所知，与本发明最接近的现有技术有以下几个实例：垂直方向埋置多晶硅电阻元件，这由YosKio Sahai等人提出，见1984年9月汇编的《1984超大规模集成电路技术论文集》（1984 Symposium on VLSI Technology Digest of Technical Papers）第6-7页;离子注入多晶硅电阻元件，这在美国专利号4，416，049中作了说明;等离子体增强的化学气相沉积，这由A.C.Adams提出，见S.M.Sze编辑、1983年McGraw H 11出版的《超大规模集成电路技术》（VLSI Technology）第93至129页。

这些现有技术均有其自身带来的困难。由于多晶硅的导电性，要达到所需电阻值，要求较长的电阻通道，从而需要比较大的多晶硅电阻，许多现有技术需要严格的掩蔽工序，以使多晶硅负载电阻的长度和宽度达到必要的精确度。用了多晶硅负载电阻，还可能造成表面轮廓高，从而导致最终制成的电路上的薄膜破裂。多晶硅中硼或磷掺杂剂的扩散率高，这给利用高电阻的多晶硅区域作为负载元件增添了困难。

本发明是与先有技术不同的。本发明把用等离子体增强的化学气相沉积的富硅氮化物（silicon-rich nitride）薄膜作为接点窗口负载元件（Contact-Window-load device）。虽然这薄膜含有与氮化物交杂的微量多晶硅，但它不是多晶硅，并在很多方面优于用作电阻元件的多晶硅。

在这里描述的是一个用于MOS集成电路的经过改进的电阻元件。这电阻元件作为由一个绝缘层隔离的两个导电区之间的接点窗口负载元件。绝缘层中开有一个孔，等离子体增强的化学气相沉积（PECVD）富硅（Si）氮化物被沉积和成型，结果在这接点窗口上留下富硅氮化物。该富硅氮化物薄膜与两个导电区（绝缘层的上面和下面）都接触，并形成这两个导电区之间的垂直方向的电阻。

这种等离子体方法能用于在低温下进行该富硅薄膜的沉积，并提供半导体器件中的电阻负载，虽然最佳实施例说明该电阻材料用于存储单元中，但是本领域的专业人员将明白这项技术也可用于其他集成电路。

图1是部分硅基片的横剖正视图，它包括场氧化层、衬底氧化层和氮化物层。

图2描述栅氧化层的沉积和埋置在栅氧化层中的接点孔。

图3描述多晶硅层和钨-硅层的沉积以及埋置的接点氮离子区域的沉积。

图4描述源/漏区的腐蚀和沉积。

图5描述氧化层的生长。

图6描述玻璃薄膜层的沉积。

图7描述用于装入电接点的窗口的开孔。

图8描述用于制成垂直方向电阻的富硅氮化物的沉积。

图9描述敷设电接点的金属喷镀步骤。