[其他]指令处理器

说明书

给要求两个或者更多操数的指令的每个操作数，分别提供地址计算加法器和缓冲存贮器。在翻译指令的处理中，地址计算和对第一个、第二个操作数的取操作，实质上是异步送行的。因而每几个第二个操作数的每次取操作数所化的额外化费可以采用一组地址加法器独立或同步完成地址计算和取数操作的方法来扣掉，而且，采用一个操作步骤能够省掉用来从操作数缓冲四分离并得到一个字节的线路，在该操作步骤中，第一个操作数的一个字节取出并存入暂存存贮器中，这存贮器提供其中存贮的数据给地址加法器。

本发明涉及按照流水线控制执行翻译指令的指令处理器。

翻译指令是一个有用的指令，例如，把扩充的二进制编码的十进制交换码（EBCDIK）翻译成单个系统操作码（ISO）。

图1A描述了翻译指令的指令格式。指令的0-7位构成了操作码（在下文中称为OP码）。字长部分包括8-15位表示第一个操作数的操作数长度;16-19位和20-31位分别表示第一个操作数的基址寄存器号码和偏移量;而32-35位和36-47位分别表示第二个操作数的基址寄存器号码和偏移量。第一个和第二个操作数的首地址是由把偏移量跟基址寄存器的内容相加得到的。

一组数据项取自缓冲存贮器（图2），这种存贮器将在以后说明，它是由利用第一个操作数的基址寄存器和偏移量而取得的首地址来确定的。这些取得的数据项被称作变元字节，它们形成第一个操作数。第二个操作数的地址值被加到第一个操作数的各自的变元值上，以便从缓冲存贮器得到一组数据项（功能字节），缓冲存贮器是由上述描述的加法器的结果作为相应的地址来确定的，因此用功能字节替换了存贮变元字节用的缓冲存贮器的存贮位置。

图1B说明一组变元字节的地址A₁i（i＝1到L）和在翻译指令执行的前后存贮在缓冲存贮器中的数据值D₁i（i＝1到L）。例如，第i个变元字节的地址是从A_fi＝（B₁）+D₁+i-1得到的，而翻译指令执行前的D₁i值和执行后的D₁i值可各自表示为D₁i＝OP₁i和D₁i′＝OP₂i。记号（B₁）表示由B₁指定的一寄存器的内容（地址值）。

图1C指出由变元字节值OP₁i（i＝1到L）加到各自第二个操作数地址值〔（B₂）+D₂〕而得到的数值和存贮数据的值（功能字节）即D₂i＝OP₂i（i＝1到L），它们是取自由加法的结果作为取出地址来规定的缓冲存储器。

图2是一个说明先有技术的指令处理器的结构示意图。图3是在先有技术中的指令处理器中，指令执行的处理流程。参看图2，指令寄存器10是保持一个指令处于图1A格式的状态之中。为了选择基址寄存器号码B₁和B₂以及选择偏移量D₁和D₂，图2中的指令处理器还包括选择器20和21。基址寄存器号码B₁和偏移量D₁被选来对第一个操作数作地址计算，而基址寄存器号码B₂和偏移量D₂被选来计算第二个操作数的地址。当执行第一个操作数的地址计算时，一个增量器11被提供来产生各个变元字节具有的常数。