[发明专利]地址生成电路

说明书

技术领域

本发明涉及一种地址生成电路，特别是一种冗余地址生成电路，用于存储一个RAM(随机存储器)存储单元阵列中的损坏的存储单元的地址(以下称为冗余地址)和在RAM的电源打开时生成冗余地址。

背景技术

如1(a)和1(b)是传统的地址生成电路的示意图。

图1(a)是说明传统的地址生成电路的电路图。在此图中，41是包含PMOS晶体管的第一开关晶体管、42是熔丝元件、43是锁存电路、44是倒相器和45是电源接通复位电路。

在图1(a)所示的传统的地址生成电路中，第一开关晶体管41和熔丝元件42在电源V_DD和地V_SS之间依次串联。锁存电路43包括两个倒相器。一个倒相器的输入端和另一个倒相器的输出端相互连接。锁存电路43的输入节点连接到第一开关晶体管41和熔丝元件42的连接节点A，而相对侧的输出节点连接到倒相器44。

电源接通复位电路45输出复位信号RES。复位信号RES输入到第一开关晶体管41的栅极。熔丝元件42根据要生成的地址选择有选择的设置在切断状态或非切断状态。由此，可以存储二进制信息。

图1(b)是输入到第一开关晶体管41栅极的复位信号RES波形的波形图。在此图中，横轴t表示时间，竖轴V表示电压，t₀表示电源接通时的时间。

如图1(b)所示，当在时间t₀接通电源时，电源V_DD的电势随时间的流逝而上升。当V_DD到达预定的电源电压，例如3.3V时，保持该电源电压。同时，电源电压复位电路45响应电源电压电平的增加而工作，并输出复位信号RES。复位信号RES保持在地电势，直到从时间t₀(t₀表示电源接通时的时间)延迟预定时间的时间t₁，在时间t₁以后，复位信号RES的波形跟随电源V_DD的电平上升。也就是说，复位信号RES具有这样一种波形，即如图1(b)所示电平在时间t₁像台阶一样上升。

接下来，将参照图1(b)的复位信号RES的波形解释图1(a)的地址生成电路的操作。

因为电源接通以后复位信号RES从时间t₀保持在地电势直到时间t₁，第一开关晶体管41导通。因此，电荷从电源V_DD供应到节点A，由此节点A保持在某一正电势。

在时间t₁，如图1(b)所示复位信号RES的电平像台阶一样上升，由此第一开关晶体管41关闭。因此，当熔丝元件42处于非切断状态时，在节点A积累的电荷经熔丝元件42转移到地V_SS，锁存电路43的输入节点保持在地电势。同时，当熔丝元件42处于切断状态时，一定的电荷保持在节点A，锁存电路43输入节点的电势保持在某一正电势。

因此，在电源接通以后，根据熔丝元件42的切断或非切断状态，H电平或L电平锁定在锁存电路43。当熔丝元件42设置在切断状态时，H电平信号从锁存电路43输出到倒相器44。当熔丝元件42设置在非切断状态时，L电平信号输出到倒相器44。相应的，存储在地址生成电路的地址(二进制信息)经倒相器44输出。

但是，在上述传统的地址生成电路中，在电源从接通到关闭的期间内，在熔丝元件42的切断状态下，相应于电源电压的大电压总是施加在熔丝元件42的两端。从而，少量的电流稳定的流过熔丝元件42。

也就是说，熔丝元件42即使在切断状态下也具有实际大约几M□的电阻。因此，即使熔丝元件42处于切断状态，也稳定的形成途经锁存电路43的输入节点、熔丝元件42和地V_SS的电流通路。因为熔丝元件42处于切断状态时，锁存电路43的输入节点在H电平，在锁存电路43的输入节点(H电平)和地V_SS之间有少量的漏电流，并稳定的流入切断状态下的熔丝元件42。

由于这种稳定的漏电流，会对熔丝元件42的材料(例如，铝、铜)造成辉光回退现象(glow-back phenomenon)。当电源开关周期多次重复时，切断状态的熔丝元件42由于辉光回退现象逐渐变化之后再次连接，因而电阻值下降。结果，即使熔丝处于切断状态也会出现这样的问题，即由于对熔丝切断信息的错误数据闩锁，会产生相应于熔丝非切断状态的地址。