[发明专利]地址生成电路

权利要求书

1.一种地址生成电路，包括：

第一开关晶体管，一端连接到电源，另一端连接到第一节点；

第二开关晶体管，一端连接到所述第一节点，另一个端连接到第二节点；

熔丝单元，一端连接到所述第二节点，另一端接地；

电源接通复位电路，输出用于控制所述第一开关晶体管开/关状态的第一复位信号和用于控制所述第二开关晶体管开/关状态的第二复位信号；和

锁存电路，输入端连接到所述第一节点，所述锁存电路锁存和输出对应于所述熔丝元件切断或非切断状态的预定电势，

其中在紧邻电源接通之后的第一时期内所述第一复位信号导通所述第一开关晶体管，并在所述第一时期结束后将所述第一开关晶体管总是保持在关状态，和

其中在所述第一时期之后的至少第二时期内所述第二复位信号导通所述第二开关晶体管，并在所述第二时期结束后将所述第二开关晶体管总是保持在关状态。

2.如权利要求1所述的地址生成电路，其中所述电源接通复位电路包括：

电平生成单元，用于输出一个随着电源电平的上升而上升的电平；

第一倒相器延迟电路，包括第一倒相器组，该第一倒相器组包括多个从所述电平生成单元的输出端串联的倒相器；和

第二倒相器延迟电路，包括第二倒相器组，该第二倒相器组包括多个从所述第一倒相器组串联的倒相器，

其中所述第一倒相器延迟电路输出所述第一复位信号，所述第二倒相器延迟电路输出所述第二复位信号。

3.如权利要求1所述的地址生成电路，其中所述电源接通复位电路包括：

第一电源接通复位电路，具有第一电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第一倒相器延迟电路，包括第一倒相器组，该第一倒相器组包括多个从所述第一电平生成单元的输出端串联的倒相器，其中所述第一倒相器延迟电路输出所述第一复位信号；和

第二电源接通复位电路，具有第二电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第二倒相器延迟电路，包括第二倒相器组，该第二倒相器组包括多个从所述第二电平生成单元的输出端串联的倒相器，其中所述第二倒相器延迟电路输出所述第二复位信号，

其中所述第一倒相器延迟电路的第一级倒相器的阈值电平低于所述第二倒相器延迟电路的第一级倒相器的阈值电平。

4.如权利要求1所述的地址生成电路，其中所述电源接通复位电路包括：

第一电源接通复位电路，具有第一电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第一倒相器延迟电路，包括第一倒相器组，该第一倒相器组包括多个从所述第一电平生成单元的输出端串联的倒相器，其中所述第一倒相器延迟电路输出所述第一复位信号；和

第二电源接通复位电路，具有第二电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第二倒相器延迟电路，包括第二倒相器组，该第二倒相器组包括多个从所述第二电平生成单元的输出端串联的倒相器，其中所述第二倒相器延迟电路输出所述第二复位信号，

其中从所述第一电平生成单元输出的电平高于从所述第二电平生成单元输出的电平。

5.如权利要求1所述的地址生成电路，其中地址生成电路进一步包括：

与所述熔丝元件并联的电阻元件，连接在所述第二节点和地之间，并具有至少大于非切断状态的所述熔丝元件的电阻值的电阻值。

6.如权利要求1所述的地址生成电路，其中地址生成电路进一步包括：

第三开关晶体管，根据第三复位信号控制其开关状态，

其中所述第三开关晶体管与所述熔丝元件并联，并连接在所述第二节点和地之间，和

其中所述第三复位信号至少在所述第二时期结束之后导通所述第三开关晶体管。

7.如权利要求6所述的地址生成电路，其中地址生成电路进一步包括：

第三电源接通复位电路，具有第三电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第三倒相器延迟电路，包括第三倒相器组，该第三倒相器组包括多个从所述第三电平生成单元的输出端串联的倒相器，

其中所述第三倒相器延迟电路输出所述第三复位信号。