[发明专利]反向短沟道效应的减少

说明书

本发明一般地涉及半导体器件，具体地涉及发生在半导体器件中的反向短沟道效应。

半导体集成电路中减小其特征尺寸的趋势产生了沟道长度接近于0.05微米的器件。但是，随着有效沟道长度(Leff)的减小，沟道的导电率反向且发生导电的门电压一门限(阈)电压一增加到理论的预期水平之上。图1表示电压的这种增加，或反向短沟道效应(RSCE)，这一般说来是一种不希望出现的效应。图1中的虚线表示在带栅极的器件中理想的沟道导电性能。

随着沟道长度的减小而门限电压反而趋向更高这一趋势在某一点上会反向，这时门限电压急剧下降。门限电压的这种突然减小被称为短沟道效应(SCE)。传统上，随着采取措施以减少RSCE，则SCE会变坏，这是一个不希望的附带效应。

RSCE一般都认为是由于在n型金属氧化物半导体场效应晶体管(NMOSFET)中阈能硼堆积在源极和漏极的边缘而引起的，同时也因为在短沟道中跨越FET的沟道区内通常是不均匀的硼的分布所引起的。曾经使用过在沟道区中补充注入P型离子以减少在沟道区中硼的堆积的影响来试图防止RSCE。

另一种曾经使用过以减少FET中的RSCE的技术是在FET的源极和漏极区中注入锗。图2中在10处总体上表示NFET的截面，在其中在源极18和漏极20的区域中加入了浅层的锗注入区22。P型硅基片12含有一个分布在栅极氧化物15上并位于侧壁间隔16之间的栅极14。源极18和漏极20各有一浅层锗注入区22，它们是用来防止RSCE而形成的。

但是，用来减少RSCE的常规技术需要外加的加工步骤，并能引起对器件性能的不需要的附带效果。在本技术中所需要的是制造一种不会受到RSCE影响的半导体器件的方法。

本发明是一种半导体器件，包括一个半导体基片，布置在所说基片上的第一扩散区，布置在所说基片上的第二扩散区，布置在所说的第一扩散区和第二扩散区之间的沟道区，布置在所说的半导体基片上并在所说的沟道区之上和与所说的第一扩散区和所说的第二扩散区相重叠的栅极氧化物，布置在所说的栅极氧化物上的栅电极，以及布置在整个所说基片上的中性掺杂剂扩散注入区，所说的中心掺杂剂扩散注入区在所说的第一扩散区和所说的第二扩散区之下有一个峰值浓缩区。

制造所说的器件的过程包括在第一导电率类型的半导体基片上形成一个氧化层，覆盖式注入一种中性掺杂剂到所说的基片中以形成中性掺杂剂注入区，在所说的氧化层上形成栅电极，注入源极和漏极区到所说的基片中，其深度要小于所说的锗注入区达到峰值浓度的地方。

现在将以仅作为例子的方式并参考所附插图来说明本发明，这些图仅仅是示范性而不是限制性的，且其中相同的元件在各个图中都按相同的数字编号，在这些图中，

图1是表明反向短沟道效应和短沟道效应的图示；

图2是FET的截面图，表明在漏和源极中常规的锗注入体；

图3是在锗掺杂时覆盖着氧化层的晶片的截面图；

图4是图3的晶片在掺杂后的截面图；

图5是图4的晶片在栅极生成和源及漏极掺杂之后的截面图；

图6是FET的一个实施例中表明相对的掺杂剂浓度的图示；

图7是FET在栅电极已在氧化层上生成时进行锗注入时的截面图；

图8是表明具有锗注入区的FET其RSCE减小但没有相应的SCE变坏的图示。

这里所说明的半导体器件具有中性的掺杂剂注入，例如锗，并在源和漏极区的下面形成峰值浓度。锗的注入区最好是在源、漏和栅极生成之前注入，但是在源、漏和栅极生成之后注入也是可能的。所得的器件，它可以是一个FET，不会受到反向短沟道效应，而且这种注入不会引起短沟道效应的劣化。虽然这些图和下面的说明为了清晰起见揭示的是一种NFET实施例的发明，但熟悉本技术的人们将会确信，本发明对于具有栅控扩散区的其它半导体器件也是同样适用的。例如，通过对NFET类型的掺杂极性的反向就可形成PFET。

现在参考图3，一个NFE1具有P型的硅区12，在其上利用常规方法沉积或生长了氧化层23。P型硅区12可以是掺杂的单晶体晶片，例如用在NFET应用的晶片，或也可以是由n型硅的离子注入所形成的P型硅的阱，例如要用在CMOS应用中的NFET部分。氧化层23一般是用从约0.04到约0.06微米的初始厚度形成的，优选的厚度为约0.05微米。P型硅区12可以用例如硼这样的P型掺杂剂掺杂到初始浓度约1×10¹⁷到2×10¹⁸个原子/厘米³，优选的是约3×10¹⁷原子/厘米³。