[发明专利]集成电路器件的形成方法及由该方法形成的集成电路器件

说明书

本申请要求2000年3月17日申请的韩国专利申请No.2000-13702的权利，该申请公开的内容在此引用作为参考。

本申请大致涉及集成电路器件的制造方法及由此方法形成的集成电路器件，具体涉及具有自对准接触的集成电路器件的制造方法及由此方法形成的集成电路器件。

随着集成电路器件愈加高度集成并包括更细微的几何图形，互连(interconnections)之间的宽度和间距也减小。在使用光刻在互连之间的预定区域中形成接触孔时，已使用了自对准接触技术增加对准余量。

参考图1,DRAM器件的单元阵列区域包括多个有源区1，有源区在半导体衬底(substrate)中形成并沿X和Y轴重复地设置。多个平行的字线图形3横越在有源区1上，一个有源区1′与两个字线图形3交叉。多个接触图形5可以用于形成自对准焊盘(pad)接触孔，并分别排列在每个有源区1的一侧上。每个接触图形5可以包括腐蚀掩模(即，光刻胶图形)，用于形成自对准接触孔。

图2-3、4A、4B和5-7为图1的DRAM器件的剖面图，示出了形成自对准接触结构使用的常规方法。在每个图中，参考标号“A”和“B”分别代表存储单元区和周边电路区。图2-3、4A和5-7的存储单元区A为沿图1的剖线Ⅰ-Ⅰ截取的剖面图，图4B为沿图1的剖线Ⅱ-Ⅱ截取的剖面图。为简化说明，在周边电路区B中示出了单个NMOS晶体管。

参考图2，在半导体衬底11的预定区域中形成器件隔离层13，以形成其内的有源区。栅极氧化层15、导电层17、帽盖绝缘层(a capping insulationlayer)19以及硬掩模层21依次形成在形成器件隔离层13的所得结构(resultantstructure)的整个表面上。帽盖绝缘层19和硬掩模层21通常分别由氮化硅(SiN)和硅氧化物(SiO₂)制成。依次将硬掩模层21、帽盖绝缘层19和导电层17构图在存储单元区A中的有源区和器件隔离层13上形成多个字线图形23a，也在周边电路区B中的有源区上形成栅极图形23b。因此，每个字线图形23a包括字线17a、帽盖绝缘层图形19以及硬掩模层图形21，如图所示依次叠置。类似地，每个栅极图形23b包括栅电极17b、帽盖绝缘层图形19以及硬掩模层图形21。

使用字线图形23b、栅极图形23b以及器件隔离层13作为离子注入掩模，将N型杂质注入到有源区内形成低浓度杂质区24、24a和24b。在存储单元区A中，在有源区中心形成的低浓度杂质区24b相当于公用的漏极区。低浓度杂质区24a相当于源区。

参考图3，氮化硅(SiN)层在所得结构的整个表面上形成，然后其各向异性地腐蚀以在字线图形23a和栅极图形23b的侧壁上形成间隔层25。使用栅极图形23b、间隔层25以及器件隔离层13作为离子注入掩模，将N型杂质选择性地注入到周边电路区B的有源区内，由此在栅极图形23b相对侧上形成的LDD型源/漏极区26。通常，将约1×10¹⁵离子atom/cm²的高剂量的杂质注入。

然后在所得结构的整个表面上形成腐蚀中止层27。通常，腐蚀中止层27包括绝缘体，例如氮化硅(SiN)。接下来，如图3所示，层间绝缘层29形成在所得结构的整个表面上填充字线图形23a之间的间隙区。通常，在800℃或以下的温度下形成层间绝缘层29以防止MOS晶体管退化。具体地，当层间绝缘层29由约850℃到950℃的高温下回流的硼磷硅酸盐玻璃(BSPG)制成时，存储单元区A中的低浓度杂质区24a和24b以及周边电路区B中的源/漏极区26会重新扩散而减少晶体管的沟道长度。因此，层间绝缘层29通常由能够在800℃或以下的温度下无孔隙在字线图形23a之间填充间隙区的高密度等离子体(HDP)氧化物制成。此外，层间绝缘层29优选比腐蚀中止层27更易受给定腐蚀剂的腐蚀。

然而，当层间绝缘层29由HDP氧化物制成时，通常必须增加高密度等离子体装置的功率以填充字线图形23a之间的间隙区。遗憾的是，如果腐蚀中止层27具有约200或以下的厚度，那么高密度等离子体工艺使用的反应气体会渗透腐蚀中止层27。由此，腐蚀中止层27会趋于与衬底11剥离。要消除所述剥离现象，腐蚀中止层27要形成到至少200的厚度。但是如果腐蚀中止层27的厚度增加，那么根据下文所述形成的自对准接触孔的下部宽度会减小。因此，很难使腐蚀中止层27的厚度最佳。