[发明专利]磁－电阻性存储器阵列的自测试

权利要求书

1．一种用于磁-电阻性存储器阵列集成电路的机内自测试系统，包括连接到存储器阵列(102)的位线的第一电阻技术规格测试电路(108,300,400)，用于测试在该存储器阵列中的每个存储器单元(310,410)的电阻，以便确定其电阻是否在预定的上下限内。

2．如权利要求1的机内自测试系统，其中电阻技术规格测试电路包括随着表示预定上下存储器单元电阻技术规格极限的第一和第二预定定时信号(510,520)从每个相应存储器单元产生的一个信号。

3．如权利要求2的机内自测试系统，其中电阻技术规格测试电路包括在该集成电路的读出放大器电路(300,400)中，该电阻技术规格测试电路包括一个电荷汇集电路(362,420)，配置来按照通过测试中的存储器单元的读出电流汇集电荷，连接的一个阈值电路(364,422,424)从该汇集元件提供二进制输出，以及连接的一个转换电路(366,480,430)，按照所说第一和第二预定定时信号提供所说二进制输出到读出放大器的扫描寄存器(354,440)。

4．如权利要求1-3任一的机内自测试系统，还包括第二测试电路(106,200)，连接到存储器阵列(102,202)中存储器单元的行，和配置来检测在各阵列行中的短路存储器单元(211)和开路行寻址线(209)。

5．如权利要求4的机内自测试系统，其中第二测试电路包括同存储器阵列行连接的一个布线-或电路(216,218)以提供输入和连接来提供输出(208)到一个行误差标记寄存器(222)，将记录在该存储器阵列中是否检测到任何短路单元或开路行寻址线。

6．如权利要求1-5任一的机内自测试系统，还包括第三测试电路(108,610)，连接到存储器阵列的一个扫描寄存器(602,604)，和配置来写一个预定的数据模式到存储器阵列(612,614,620)中，从该存储器阵列读出数据，和将该读出的数据与写入(612,614,616,618)中的数据相比较。

7．如权利要求6的机内自测试系统，其中第三测试电路通过一个布线-或电路(630)与该第一测试电路相连接，以组合其输出到一个误差标记列寄存器(640)中。

8．一种用于磁-电阻性的随机存取存储器(MRAM)集成电路的机内自测试系统具有一个存储器单元(210,310,410)的阵列(102,202)，每个存储器单元连接在该阵列的各行线(206)和列线(204)之间，用读出放大器(300,400)连接到该阵列的列线，以读出储存在该存储器单元中的数据，以及连接的一个扫描寄存器(354,440)，用于接收该读出放大器的输出和为该阵列中的存储器单元提供输入，该机内自测试系统包括：

一第一测试电路(108)，包括连接到各自读出放大器用于测试该存储阵列中的每个存储器单元的电阻的电阻技术规格测试电路(360,362,364,366,480)，以确定其电阻是否在预定的上下限内；

一第二测试电路(106,200)，连接到存储器阵列(202)的行线(206)，用于检测在各阵列行中的短路存储器单元(211)和开路行寻址线(209)；以及

一第三测试电路(108,610)，连接到存储器阵列的扫描寄存器(602,604)，和配置来写一个预定的数据模式到该存储器阵列(612,614,620)中，从该存储器阵列读出数据，和将该读出的数据与写入(612,614,616,618)中的数据相比较。

9．如权利要求8的机内自测试系统，其中电阻技术规格测试电路包括随表示预定上下存储器单元电阻技术规格极限的第一和第二预定定时信号(510,520)在相应每个各自的存储器单元的读出放大器中产生的测试信号，以便如果用于该阵列中的一个存储器单元的测试信号超出第一和第二预定定时信号极限(518,528)产生一个误差标记信号。

10．如权利要求9的机内自测试系统，其中，电阻技术规格测试电路包括一个电荷汇集电路(362,420)，配置来按照通过测试中的存储器单元(310,410)的读出电流汇集电荷，连接的一个阈值电路(364,422,424)从该汇集元件提供二进制输出，以及连接的一个转换电路(366,480,430)按照所说第一和第二预定定时信号提供所说二进制输出到扫描寄存器(354,440)。