“pll”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2440个，建议您升级VIP下载更多相关专利

[发明专利]光驱和用于确定读取和/或写入位置的方法-CN200780003505.1无效
发明人： J·范德帕斯;J·H·J·古尔茨;M·弗沃尔特 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2007-01-10 - 公布日： 2009-02-25 - 主分类号： G11B20/14 文献下载
摘要：依照本发明的光驱(10)包括控制装置(12)和至少三个PLL单元(20、22、24)，其中控制装置(12)适于控制这三个PLL单元(20、22、24)以便设法锁定光盘(26)所特有的三个不同的频率。依照本发明的方法包括控制至少三个PLL单元(20、22、24)以便设法锁定光盘(26)所特有的三个不同的频率的步骤。
光驱用于确定读取写入位置方法

[发明专利]电网形成矢量电流控制-CN202080083399.8在审
发明人： M·施韦泽;S·阿尔默;L·哈内福什 -专利权人： ABB瑞士股份有限公司;日立能源瑞士股份公司
申请日： 2020-11-26 - 公布日： 2022-09-30 - 主分类号： H02J3/24 文献下载
摘要：所公开的系统包括下垂控制单元、电流控制单元、虚拟导纳单元和提供锁相回路(PLL)单元。虚拟导纳单元和PLL单元被配置为仿真VSM的惯量。虚拟电流源并联连接到VSM。
电网形成矢量电流控制

[发明专利]自适应锁相环-CN93101047.0无效
发明人： B·A·坎菲尔德;M·F·朗姆赖希;H·森曼 -专利权人：汤姆森消费电子有限公司
申请日： 1993-02-24 - 公布日： 1996-11-20 - 主分类号： H03L7/08 文献下载
摘要：一种PLL系统，具有可变振荡器和用于产生控制该可变振荡器的相位的频率误差信号的设备。该系统包括响应于该频率误差信号的极性，以便当该PLL系统基本上达到频率锁定时有选择地将该频率误差信号与该可变振荡器的连接切断。
自适应锁相环

[发明专利]半导体装置及使用该装置的电子设备-CN200610051518.3无效
发明人：加藤清;长多刚 -专利权人：株式会社半导体能源研究所
申请日： 2006-02-28 - 公布日： 2006-09-06 - 主分类号： H03L7/08 文献下载
摘要：该半导体装置包含提供于衬底上并输出具有正确频率的信号的PLL电路。通过在衬底上提供这种PLL电路，可以获得具有强大功能、多功能、和高附加值的半导体装置。
半导体装置使用电子设备

[发明专利]一种针对片上系统的操作系统启动引导方法-CN201611258091.4在审
发明人：曾定立;卓蕊潋;苏泳涛;马英矫;石晶林;丁国杰 -专利权人：北京中科晶上科技股份有限公司
申请日： 2016-12-30 - 公布日： 2018-07-13 - 主分类号： G06F9/4401 文献下载
摘要：本发明提供一种针对片上系统的操作系统启动引导方法，包括：1)片上系统上电后启动板载RBL，从Nor Flash读取所述一级引导程序至内存中，所述一级引导程序仅包括PLL配置单元、用于支持PLL配置的第一板级硬件初始化单元以及二级引导程序加载单元；2)在内存中运行一级引导程序，处理器执行第一板级硬件初始化单元的代码，完成用于支持PLL配置的板级硬件的初始化；执行对PLL配置单元的代码，使得ARM核心的时钟频率和SPI总线的时钟频率最大化；然后执行二级引导程序加载单元的代码
引导程序操作系统启动片上系统硬件初始化加载单元配置单元时钟频率第一板配置的内存处理器执行启动引导初始化启动板最大化板级加载上电

[发明专利]一种UHF多功能无线麦克风-CN201710933557.4在审
发明人：吴炎柏 -专利权人：吴炎柏
申请日： 2017-10-09 - 公布日： 2017-12-15 - 主分类号： H04R1/08 文献下载
摘要：本发明公开了一种UHF多功能无线麦克风，发射组件包括人机接口模块、音频数据发射模块；接收组件包括、第一音频数据接收模块、第一PLL变频模块、第一调制发射模块、第一电子音量控制模块、第一数字均衡模块、第二音频数据接收模块、第二PLL变频模块、第二调制发射模块、第二电子音量控制模块、第二数字均衡模块、总音量控制模块、混音放大器和总信号输出模块，总信号输出模块与混音放大器连接，混音放大器与总音量控制模块连接，总音量控制模块、第一PLL变频模块、第一调制发射模块、第一电子音量控制模块、第一数字均衡模块、第二PLL变频模块、第二调制发射模块、第二电子音量控制模块、第二数字均衡模块分别与微处理器相连接。
一种 uhf 多功能无线麦克风

[发明专利]一种在喷砂酸蚀钛表面构建PLL/CPP-ACP自组装多层膜的制备方法-CN202211054932.5在审
发明人：邱憬;柳姚;沈哲;许燕;朱文卿;周洁仪;钱鑫娜 -专利权人：南京医科大学附属口腔医院
申请日： 2022-08-30 - 公布日： 2022-12-27 - 主分类号： C23G1/20 文献下载
摘要：本发明公开了一种在喷砂酸蚀钛表面构建PLL/CPP‑ACP自组装多层膜的制备方法，属于材料领域。硝酸混合液常温酸蚀，之后超声清洗干燥，干燥后再经浓盐酸/浓硫酸混合酸75～85℃水浴温度下酸蚀，超声清洗并干燥，使钛表面形成微米结构，得到酸蚀钛材料；将酸蚀钛材料加入氢氧化钠溶液中进行碱化，碱化后的钛片置于PLL溶液中，之后将PLL预处理后的钛片交替、反复浸入CPP‑ACP溶液和PLL溶液中，即可得到目标产品。
一种喷砂酸蚀钛表面构建 pll cpp acp 组装多层制备方法

[发明专利]一种低相噪的微波宽带频率合成器设计方法-CN201210067149.2有效
发明人：贾英民;凌建衡 -专利权人：北京航空航天大学
申请日： 2012-03-14 - 公布日： 2012-08-29 - 主分类号： H03L7/18 文献下载
摘要：本发明涉及一种应用于信号干扰领域的微波宽带频率合成器设计方法，采用DDS+PLL+DAFS混合频率合成方式合成0.1-18GHZ超宽带微波频率，该频段包含大部分微波信号工作的频率，能够满足对绝大部分微波信号进行干扰的频率要求其中DDS+PLL环节合成4-10GHZ频带，采用双锁相环环内混频合成方式，其中副锁相环采用DDS激励PLL的方式，输出频率内插入主锁相环与其混频；DAFS环节将DDS+PLL的输出作为输入，通过倍频、
一种低相噪微波宽带频率合成器设计方法

[发明专利]一种微波传输的时钟恢复方法和装置-CN201110157213.1有效
发明人：张丽 -专利权人：中兴通讯股份有限公司
申请日： 2011-06-13 - 公布日： 2017-10-24 - 主分类号： H04L7/033 文献下载
摘要：由于减少了使用PLL的个数，节省了微波通信系统的成本；使用均匀的标准时钟信号输入到相位可调PLL模块，避免了PLL失锁以及引发的PLL重新复位过程，因此，本发明提高了微波通信系统的稳定性，而且简化了微波通信系统的复杂度
一种微波传输时钟恢复方法装置

[发明专利]数据传送控制装置和电子设备-CN01144842.3有效
发明人：神原义幸 -专利权人：精工爱普生株式会社
申请日： 2001-10-31 - 公布日： 2002-08-14 - 主分类号： G06F13/00 文献下载
摘要：在不执行发生时钟(CLKH)的PLL480M的自由振荡动作之前,实现发生时钟(CLKF)的PLL60M的自由振荡动作,在PLL60M的自由振荡动作稳定后,将系统时钟(SYCLK)的发生元从时钟(CLKH在从USB2.0的HS,向FS模式切换时,不执行PLL480M的动作,实现节电。
数据传送控制装置电子设备

[发明专利]用于电控扫描天线的四路可调电源模块-CN201910809492.1有效
发明人：蒋迪;李潇雨 -专利权人：电子科技大学
申请日： 2019-08-29 - 公布日： 2020-10-13 - 主分类号： G05F1/625 文献下载
摘要：本发明公开了一种用于电控扫描天线的四路可调电源模块，所述FPGA芯片，用于向内部逻辑电路和PLL数字电路提供1.2V电压，向PLL模拟电路提供2.5V电压以及IO电压向每个电路提供3.3V电压；所述电源电路，用于将输入电压30V降压至5V，并将5V电压转换为供内部逻辑电路和PLL数字电路使用的1.2V电压、供PLL模拟电路使用的2.5V电压以及供每个电路使用的3.3V电压；所述时钟电路，用于向所述FPGA
用于扫描天线四路可调电源模块

[发明专利]基于基站的时钟系统、时钟控制方法、装置、基站及介质-CN202110302676.6有效
发明人：逯建;吕亚博;冯鑫;郭巍;王晓军 -专利权人：大唐移动通信设备有限公司
申请日： 2021-03-22 - 公布日： 2023-06-30 - 主分类号： H04W56/00 文献下载
摘要：具体实现方案为：滤波单元，用于在控制器输出的第一参考时钟的频率与目标频率之间的差值未处于预设的第一范围的情况下，将第一参考时钟的幅度衰减至小于设定幅度，并将幅度衰减后的第一参考时钟输出至第一级PLL电路；第一级PLL电路，用于根据幅度衰减后的第一参考时钟，进入保持状态，并在保持状态向VCXO输出第一调谐电压；VCXO，用于根据第一调谐电压，向第二级PLL电路输出第二参考时钟；第二级PLL电路，用于根据第二参考时钟
基于基站时钟系统控制方法装置介质

[发明专利]基于动态配置接口的时钟配置器、FPGA系统-CN202011204534.8有效
发明人：阴智昊;卢笙;范凯 -专利权人：芯启源（上海）半导体科技有限公司
申请日： 2020-11-02 - 公布日： 2023-09-05 - 主分类号： G06F1/08 文献下载
摘要：本申请提供的一种基于动态配置接口的时钟配置器、FPGA系统，所述时钟配置器包括：一或多个协议接口，以获取主机表示读写请求的地址信息；路径管理器，用于将路径分配至对应的状态管理器；状态管理器，包括：对应PLL的配置寄存器、状态寄存器、及对应DRP控制逻辑的DRP开关；状态管理器用于实时检测PLL状态及DRP控制逻辑状态并存到所述状态寄存器中；配置寄存器用于接收写请求并进行解析，以更新所述配置寄存器与状态寄存器，并根据DRP控制逻辑判断PLL的状态以供对所述配置寄存器的配置。于本申请基于动态接口的时钟配置器，可以实时调整PLL的各项参数，有效节省因调整时钟频率或时钟各项参数所要消耗的bit流文件编译时间，是一种更高效的FPGA时钟管理方案。
基于动态配置接口时钟 fpga 系统

[实用新型]一种Ku波段双极化单路降频器-CN201821943963.5有效
发明人：袁萍;余江 -专利权人：深圳市平方兆赫科技有限公司
申请日： 2018-11-23 - 公布日： 2019-04-23 - 主分类号： H04N7/20 文献下载
摘要：本实用新型公开了一种Ku波段双极化单路降频器，包括降频器腔体及设置在降频器腔体上的线路板，所述线路板上设置降频器电路；所述降频器电路，包括依次连接的射频信号接收模块、放大模块、滤波模块、PLL处理芯片、中频信号输出模块；所述降频器电路还包括供电电路模块；所述射频信号接收模块包括水平极化天线和垂直极化天线；所述中频信号输出模块为单路输出；所述PLL处理芯片为RT310S。本实用新型采用集成的PLL处理芯片模块，产品性能稳定，受环境影响较小大。并通过使用RT310S的PLL处理芯片，不仅可以解决客户提出的22K的杂散问题，选此款芯片后增益的平坦度可以达到客户提出的6dB的要求，另外也满足噪声的限定要求值。
降频器处理芯片单路射频信号接收模块中频信号输出电路本实用新型线路板双极化腔体处理芯片模块垂直极化天线供电电路模块水平极化天线产品性能放大模块环境影响滤波模块依次连接平坦度客户杂散噪声芯片输出

[实用新型]宽频带低相噪高分辨率频率综合组件-CN201320614530.6有效
发明人：徐亮;王淋正;陈元靖;龙智勇;刘洋 -专利权人：重庆华伟工业(集团)有限责任公司
申请日： 2013-09-29 - 公布日： 2014-02-12 - 主分类号： H03L7/18 文献下载
摘要：本实用新型公开了一种宽频带低相噪高分辨率频率综合组件，包括直接数字式频率合成器DDS、锁相环PLL、主线圈数字驱动电路、FM模拟驱动电路、钇铁石榴石调谐振荡器YTO和控制电路；所述YTO包括两个调谐端，分别是主线圈和FM线圈，所述主线圈由所述主线圈数字驱动电路驱动，所述FM线圈由所述FM模拟驱动电路驱动，所述DDS的输出用于激励所述PLL，所述PLL的输出连接至所述FM驱动电路的输入，所述控制电路的输出连接至所述主线圈驱动电路，本实用新型在选材上采用高性能的钇铁石榴石调谐振荡器YTO，在激励方式上采用DDS激励PLL，在对YTO的控制方式上混合应用数字和模拟的方式，因此可以在分辨率、相位噪声和频带三个方面同时取得好的指标。
宽频带低相噪高分辨率频率综合组件