“局域互连网络”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1098107个，建议您升级VIP下载更多相关专利

[发明专利]硬件加速器设备、对应的系统和操作方法-CN202111457679.3在审
发明人： G·博尔戈诺沃;L·雷菲奥伦汀 -专利权人：意法半导体股份有限公司
申请日： 2021-12-02 - 公布日： 2022-06-07 - 主分类号： G06F9/30 文献下载
摘要：一种设备包括被布置在子集中的处理电路的集合，被耦合到存储器控制器的数据存储器库的集合，控制单元和互连网络。处理电路可配置为经由互连网络和存储器控制器从数据存储器库读取第一输入数据，处理第一输入数据以产生输出数据，并且经由互连网络和存储器控制器将输出数据写入数据存储器库中。硬件加速器设备包括将处理电路接口连接到互连网络的可配置的锁步控制单元的集合。每个可配置的锁步控制单元被耦合到处理电路的子集，并且被选择性地激活以在第一操作模式下操作或在第二操作模式下操作。
硬件加速器设备对应系统操作方法

[发明专利]用于高速互连网络接口芯片的PIO通信装置，芯片，设备及方法-CN202010455947.7有效
发明人：欧洋;常俊胜;陆平静;黎渊;罗章;董德尊;张建民;徐金波;孙岩;熊泽宇;翦杰;王子聪 -专利权人：中国人民解放军国防科技大学
申请日： 2020-05-26 - 公布日： 2022-02-08 - 主分类号： G06F13/20 文献下载
摘要：本发明公开了一种用于高速互连网络接口芯片的PIO通信装置，芯片，设备及方法，本发明用于高速互连网络接口芯片的PIO通信装置包括读写仲裁逻辑、PIO写控制状态机、PIO读控制状态机、描述符组合逻辑、读应答接收逻辑本发明通过读写仲裁逻辑、PIO写控制状态机、PIO读控制状态机、描述符组合逻辑、读应答接收逻辑、目标地址选择器mux0和BAR空间编码选择器mux1的配合，能够将PCIE IP事务层的PIO读写请求进行解析并生成高速互连网络接口芯片核心逻辑的寄存器读写请求和写描述符请求，从而完成主机对高速互连网络接口芯片的PIO操作。
用于高速互连网络接口芯片 pio 通信装置设备方法

[发明专利]自路由集线器以分治网络构成交换结构的方法-CN200610062454.7无效
发明人：李硕彦;李挥;林云;朱键 -专利权人：北京大学深圳研究生院;李硕彦;李挥
申请日： 2006-09-05 - 公布日： 2008-03-12 - 主分类号： H04L12/56 文献下载
摘要：一种涉及用大量交换单元经多级互连构成的自路由分组交换结构的方法。该方法应用了线组、集线器、以及基于排序的自路由控制技术，以缓解输出争用和不平衡的输入流量。进一步，提出了新一类的多级互连网络，称为分治网络，在所有的多级互连网络中，该类网络具有最好的模块化结构，以及优化的版图复杂度。
路由集线器分治网络构成交换结构方法

[发明专利]基于智能网卡的计算机间用户级并行通信的方法-CN200310119408.2有效
发明人：马捷;孟丹;霍志刚;高帆 -专利权人：中国科学院计算技术研究所
申请日： 2003-12-10 - 公布日： 2004-11-17 - 主分类号： H04L12/00 文献下载
摘要：一种计算机间用户级并行通信的方法，使用多套支持智能网卡的高性能网络进行计算机间的互连，在实现用户级通信协议的操作系统核心空间设备驱动程序和用户空间通信库中加入支持并行通信的器件，传输过程中数据自动在多套互连网络间进行拆分和拼接该方法能够实现计算机间并行、无拷贝、保序的消息传递，使用户能够获得多套互连网络硬件提供的聚合性能。该方法使得并行通信过程对上层用户和底层通信网络透明，避免增加用户负担和对特定网络的修改与依赖。该方法适用于单套互连网络不能满足对计算机间通信性能需求的系统。
基于智能网卡计算机用户并行通信方法

[发明专利]一种领域专用的软件定义晶圆级系统和预制件互连与集成方法-CN202011600412.0有效
发明人：刘勤让;邬江兴;李沛杰;沈剑良;吕平;魏帅;张霞;刘冬培;张丽;高彦钊 -专利权人：国家数字交换系统工程技术研究中心;天津市滨海新区信息技术创新中心
申请日： 2020-12-29 - 公布日： 2021-09-24 - 主分类号： H01L23/528 文献下载
摘要：本发明提供一种领域专用的软件定义晶圆级系统和预制件互连与集成方法。该系统包括：位于硅晶圆上的晶上互连网络和位于硅晶圆外、与所述晶上互连网络通过晶上微凸点进行连接的外部扩展网络；晶上互连网络包括多个晶上互连预制件，各晶上互连预制件采用晶上互连的先进技术进行连接；外部扩展网络包括外部互连预制件、处理预制件和存储预制件，所述外部互连预制件、处理预制件和存储预制件均通过晶上微凸点与所述晶上互连预制件相连接；其中，晶上互连预制件和所述外部互连预制件均为互连预制件，互连预制件、处理预制件和存储预制件是指将专用领域业务处理的预制件分别按照专用领域业务处理的互连
一种领域专用软件定义晶圆级系统预制件互连集成方法

[发明专利]在电视上设置互联网浏览界面的方法-CN00104042.1有效
发明人：刘原旭 -专利权人： LG电子株式会社
申请日： 2000-03-14 - 公布日： 2004-08-25 - 主分类号： H04N5/44 文献下载
摘要：该互联网电视机包括：一个互联网模块，用于通过以预定的间隔接收相应的信息更新预定互连网络地址的信息，并且把用户在该更新的信息中所选的该互连网络地址的信息转换成能够观看的视频和音频信息形式，以便输出该转换的视频和音频信息；以及一个电视模块，用于相对于电视广播信道和该互连网络地址进行规定信道编号的分配和存储，如果由用户所选的信道号是分配给该相应互连网络地址的信道号，则把该互连网络地址输出到该互联网模块，并且处理相应地从该互联网模块输出的视频和音频信息
电视设置互联网浏览界面方法

[发明专利]灵活支持混合总线协议的芯片配置网络系统-CN202010182318.1有效
发明人：汤先拓;邬江兴;刘勤让;沈剑良;吕平;陈艇;宋克;李沛杰;刘冬培;张丽 -专利权人：中国人民解放军战略支援部队信息工程大学
申请日： 2020-03-16 - 公布日： 2022-08-12 - 主分类号： H04L41/0803 文献下载
摘要：本发明属于芯片配置网络技术领域，特别涉及一种灵活支持混合总线协议的芯片配置网络系统，包括配置网络主从接口、协议解析与地址映射模块和核心互连网络；在配置网络主从接口处分别增加协议解析与地址映射模块；所述协议解析与地址映射模块用于实现总线读写请求/读写响应地址与网络ID之间的转换，以及将不同总线协议的读写请求或读写响应按照统一的格式转化为数据包的形式并注入核心互连网络，或将从核心互连网络接收的数据包根据不同的总线协议转换为相应的总线信号时序。本发明可灵活支持相同或者不同总线协议的网络互连和协议桥接，大大降低芯片配置网络的设计复杂度和技术门槛，并兼具良好地可扩展性和重用性。
灵活支持混合总线协议芯片配置网络系统

[发明专利]一种基于自动布线互连网络的粗粒度可重构阵列电路-CN201310731152.4有效
发明人：陈锐;王飞;杨海钢 -专利权人：中国科学院电子学研究所
申请日： 2013-12-26 - 公布日： 2018-07-20 - 主分类号： G06F15/173 文献下载
摘要：本发明提供了一种基于自动布线互连网络的粗粒度可重构阵列电路，其包括：多个处理单元簇：每个处理单元簇包括多个处理单元，其用于将输入至本处理单元簇中的数据分配给相应的处理单元进行处理，并将处理单元的处理结果输出；簇间互连网络：其用于在各个处理单元簇间交换数据。所述处理单元簇还包括簇内互连网络，其用于在所述处理单元簇内的各个处理单元之间交换数据，并将来自其它处理单元簇的输入数据分配给相应的处理单元。
一种基于自动布线互连网络粒度可重构阵列电路

[发明专利]用于互连网络上高效的有序储存的方法和装置-CN200480038473.5无效
发明人：马克·查尼;拉维·拉吉瓦尔;普里特佩尔·阿胡贾;马特·马丁纳 -专利权人：英特尔公司
申请日： 2004-10-15 - 公布日： 2007-01-17 - 主分类号： G06F12/08 文献下载
摘要：物理分布式缓存存储器系统包括互连网络、第一级缓存存储器片以及第二级缓存存储器片。第一级缓存存储器片被耦合到互连网络，以生成带标签的有序储存请求。第二级缓存存储器片被耦合到互连网络，以响应于带标签的有序储存请求的每个标签，在整个物理分布式缓存存储器系统上按序执行有序储存请求。
用于互连网络高效有序储存方法装置

[发明专利]一种电路互连网络模型的降阶方法、降阶装置及降阶设备-CN202010605973.3在审
发明人：邱志勇;郭振华;赵雅倩;王丽 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2020-06-29 - 公布日： 2020-10-30 - 主分类号： G06F30/3308 文献下载
摘要：本发明公开了一种电路互连网络模型的降阶方法、降阶装置、降阶设备及计算机可读存储介质，在根据电路互连网络的参数值建立电路互连网络的延迟模型，建立延迟模型的可控性格兰姆矩阵和延迟模型的可观性格兰姆矩阵之后，相较于现有技术中分别对可控性格兰姆矩阵和可观性格兰姆矩阵进行奇异值分解计算的方式，在保证对可控性格兰姆矩阵和可观性格兰姆矩阵二者信息的继承的基础上极大简化了计算过程，最后根据奇异值分解结果计算投影矩阵以进行投影变换，降低了降阶过程的计算量，提高了电路互连网络的仿真效率
一种电路互连网络模型方法装置设备

[发明专利]前馈网络拓扑数模混合神经网络电路-CN201910611139.2在审
发明人：满梦华;马贵蕾 -专利权人：中国人民解放军陆军工程大学
申请日： 2019-07-08 - 公布日： 2019-08-30 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种前馈网络拓扑数模混合神经网络电路，包括m个输入端、m行n列神经节点、主控制器模块、n‑1个寄存器模块、互连网络模块以及互连总线。所述神经节点中的微控制器单元，用于实现多种软件定义的突触可塑性规则及蛋白调控规则；神经节点之间通过所述互连网络进行相互连接，形成具有前馈拓扑结构特性的数模混合神经网络电路。所述主控制器模块的输出端与n‑1个寄存器模块的输入端相连接，主控制器模块通过控制n‑1个寄存器模块，来调整互连网络的结构，从而实现不同前馈拓扑结构的数模混合神经网络电路。
神经节点神经网络电路数模混合主控制器模块寄存器模块互连网络输入端微控制器单元前馈网络拓扑结构拓扑蛋白调控互连总线神经形态输出端可塑性前馈突触

[实用新型]前馈网络拓扑数模混合神经网络电路-CN201921055177.6有效
发明人：满梦华;马贵蕾 -专利权人：中国人民解放军陆军工程大学
申请日： 2019-07-08 - 公布日： 2019-12-24 - 主分类号： G06N3/063 文献下载
摘要：本实用新型公开了一种前馈网络拓扑数模混合神经网络电路，包括m个输入端、m行n列神经节点、主控制器模块、n‑1个寄存器模块、互连网络模块以及互连总线。所述神经节点中的微控制器单元，用于实现多种软件定义的突触可塑性规则及蛋白调控规则；神经节点之间通过所述互连网络进行相互连接，形成具有前馈拓扑结构特性的数模混合神经网络电路。所述主控制器模块的输出端与n‑1个寄存器模块的输入端相连接，主控制器模块通过控制n‑1个寄存器模块，来调整互连网络的结构，从而实现不同前馈拓扑结构的数模混合神经网络电路。
神经节点神经网络电路主控制器模块寄存器模块互连网络数模混合输入端微控制器单元拓扑结构本实用新型蛋白调控互连总线前馈网络神经形态输出端可塑性前馈突触拓扑

[发明专利]一种多处理器互连网络的非对称判断方法-CN202310201787.7在审
发明人：尤澜涛;陈俊贤;沈涵飞;吴荣伟;何鑫 -专利权人：苏州工业园区服务外包职业学院（苏州市服务外包人才培养实训中心）
申请日： 2023-03-06 - 公布日： 2023-06-06 - 主分类号： G06F15/173 文献下载
摘要：本发明公开了一种多处理器互连网络的非对称判断方法，涉及高性能并行计算领域，包括步骤：在一个多处理器互连网络的多个处理器中任选两个处理器，计算第一处理器的所有邻居中，一共有多少对邻居处理器之间存在S3不经过第一处理器的假定这个对数为x；计算第二处理器的所有邻居中，一共有多少对邻居处理器之间存在S6不经过第二处理器的P3路径，假定这个对数为y；S8：若x≠y，则输出如下判断：多处理器互连网络为非顶点对称本发明给出了多处理器互连网络是否非对称的判别方法，可适用于局部扭曲立方体构型的网络，填补了国内在这方面的空白。
一种处理器互连网络对称判断方法

[发明专利]可重构集群的模块化三维构造方法和可重构集群构造结构-CN201210370445.X有效
发明人：吴东;谢向辉;原昊;郝子宇;钱磊;陆晓亮;王宇;周浩杰 -专利权人：无锡江南计算技术研究所
申请日： 2012-09-28 - 公布日： 2013-01-30 - 主分类号： G06F15/78 文献下载
摘要：将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分，从而形成通用处理器节点模块、可重构加速器基板和互连网络支撑底板三个相互支撑的功能模块；第二步骤，用于定义所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口；第三步骤，用于通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠，形成一个可重构计算节点；第四步骤，用于将所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上
可重构集群模块化三维构造方法结构

[发明专利]一种高速互连网络的路由路径追踪方法及系统-CN202010455935.4有效
发明人：曹继军;肖立权;赖明澈;庞征斌;齐星云;徐佳庆;刘路;肖灿文;蔡东京;吕方旭;翦杰 -专利权人：中国人民解放军国防科技大学
申请日： 2020-05-26 - 公布日： 2022-02-15 - 主分类号： H04L45/745 文献下载
摘要：本发明公开了一种高速互连网络的路由路径追踪方法及系统，本发明方法包括获取待追踪的源节点和目的节点，将源节点的网络接口芯片作为初始的当前芯片；获取当前芯片的对端网络接口芯片信息；判断对端网络接口芯片的类型为NRC芯片还是NIC芯片，如果为NRC芯片，则将对端网络接口芯片作为新的当前芯片继续迭代；否则判断对端网络接口芯片、目的节点的网络接口芯片的芯片编号是否相同，如果相同，则判定源节点和目的节点之间的路径追踪正确本发明能够实现互连网络任意两个计算节点之间数据传输路径追踪，追踪速度快、追踪效率高，对于快速发现网络路由表错误和网络故障、加快互连网络调试进度具有重要作用。
一种高速互连网络路由路径追踪方法系统