|
|
钻瓜专利网为您找到相关结果 541886个，建议您 升级VIP下载更多相关专利
- [发明专利]一种芯片叠装结构和芯片叠装方法-CN202010406019.1有效
-
何正鸿
-
甬矽电子(宁波)股份有限公司
-
2020-05-14
-
2022-09-27
-
H01L25/18
- 本发明提供了一种芯片叠装结构和芯片叠装方法，涉及芯片封装技术领域，该芯片叠装结构包括：基板；贴装在基板上的基底芯片层；多个呈阶梯状逐层堆叠在基底芯片层上并与基板电连接的第一芯片堆叠层；堆叠在第一芯片堆叠层上的中间芯片堆叠层；多个呈阶梯状逐层堆叠在中间芯片堆叠层上的第二芯片堆叠层；其中，多个第一芯片堆叠层的宽度沿堆叠方向逐层增加，多个第二芯片堆叠层的宽度沿堆叠方向逐层减小，且第一芯片堆叠层的宽度和第二芯片堆叠层的宽度均小于中间芯片堆叠层的宽度相较于现有技术，本发明提供的芯片叠装结构，其能够大幅提升堆叠数量，并大大降低了封装尺寸和封装成本。
- 一种芯片结构方法
- [实用新型]一种紧凑型BGA封装结构-CN202222219155.7有效
-
陈学芹
-
力成科技（苏州）有限公司
-
2022-08-23
-
2023-01-06
-
H01L25/18
- 本实用新型公开了一种紧凑型BGA封装结构，包括堆叠主体、以及成型于堆叠主体上的塑封料，堆叠主体包括基板、底层芯片组、上层芯片组、控制芯片和DDR芯片，底层芯片组堆叠于基板上，上层芯片组错位堆叠于底层芯片组上，该上层芯片组与基板之间于底层芯片组旁侧形成间隙，控制芯片堆叠于基板上，且位于间隙内，DDR芯片堆叠于控制芯片上，且上端与上层芯片组下端相抵接。本实用新型上层芯片组错位堆叠于下层芯片组上，且与基板之间形成间隙，将控制芯片和DDR芯片同时堆叠于上层芯片组的下方，且DDR芯片抵接于上层芯片组的下端，减小了芯片封装结构的横向空间。
- 一种紧凑型bga封装结构
- [发明专利]一种芯片双面互连的堆叠封装方法-CN202211375445.9有效
-
马磊
-
成都复锦功率半导体技术发展有限公司
-
2022-11-04
-
2023-02-07
-
H01L21/768
- 本发明公开了一种芯片双面互连的堆叠封装方法，包括多个依次连接的堆叠单元，堆叠单元包括上层芯片和下层芯片，上层芯片的背面通过第一布线层与所述下层芯片正面连接，某个堆叠单元中上层芯片的正面通过第二布线层与下一个相邻的堆叠单元中下层芯片的背面连接，所述第二布线层设置在相邻两个堆叠单元的间隙中，所述第一布线层设置在上层芯片和下层芯片的间隙中；所述下层芯片设置在第一塑封体中，所述上层芯片设置在第二塑封体中，首个所述堆叠单元的下层芯片以及最后一个所述堆叠单元的上层芯片引出通孔金属体本发明形成一种堆叠的芯片双面互连，以堆叠单元结构为重复单元可在同一塑封体中实现多芯片、小面积芯片的双面互连。
- 一种芯片双面互连堆叠封装方法
- [实用新型]一种堆叠式芯片封装结构-CN202222124664.1有效
-
樊志钢
-
力成科技（苏州）有限公司
-
2022-08-12
-
2023-01-31
-
H01L25/16
- 本实用新型公开了一种堆叠式芯片封装结构，包括封装主体、塑封料和锡球，封装主体包括基板、第一芯片组、FOW层、第二芯片组和控制芯片，第一芯片组堆叠于基板上，该第一芯片组包括多个自下而上错位堆叠于基板上的第一芯片，第二芯片组通过FOW层错位堆叠于第一芯片组上，该第二芯片组包括多个自下而上错位堆叠于FOW层上的第二芯片；控制芯片堆叠于基板上位于第一芯片组的旁侧，且全部或部分的位于第二芯片组的下方。本实用新型第一芯片组为错位堆叠状，第二芯片组为错位堆叠状，且二者也呈错位堆叠状，可以减小芯片在横向上占用空间，且控制芯片堆叠于基板上芯片的下方，可减小横向占用空间，从而整体上减小了芯片封装结构的体积。
- 一种堆叠芯片封装结构
- [发明专利]半导体封装件-CN202110862123.6在审
-
朴完洙;宋生燮;吴琼硕
-
三星电子株式会社
-
2021-07-29
-
2022-05-03
-
H01L25/065
- 公开了一种半导体封装件，其包括：基板；芯片堆叠件，包括在所述基板上以上升阶梯形状堆叠的半导体芯片；第一电源/接地引线，通过所述第一电源/接地引线，所述基板连接到所述芯片堆叠件的最下面的半导体芯片，并且所述芯片堆叠件的相邻的半导体芯片彼此连接；以及第二电源/接地引线，从第一半导体芯片延伸并且连接到所述基板。所述第一半导体芯片是所述芯片堆叠件的除了最下面的半导体芯片和最上面的半导体芯片之外的一个半导体芯片。所述芯片堆叠件包括第一堆叠件和位于所述第一堆叠件上的第二堆叠件。所述第二堆叠件构成与所述第一堆叠件的通道独立的通道。
- 半导体封装
- [发明专利]半导体元件及其制备方法-CN202210349505.3在审
-
罗翊仁
-
南亚科技股份有限公司
-
2022-04-02
-
2023-03-07
-
H01L21/56
- 本公开提供一种半导体元件和该半导体元件的制备方法，包括：提供一底部基底；将一第一堆叠芯片和一第二堆叠芯片键合到在该底部基底上；共形地形成一第一隔离层，以覆盖该第一堆叠芯片和该第二堆叠芯片并至少部分地填充该第一堆叠芯片和该第二堆叠芯片之间的一间隙；执行一减薄制程，以曝露该第一堆叠芯片和该第二堆叠芯片的一后表面；执行一移除制程，以曝露该第一堆叠芯片和该第二堆叠芯片的一通基孔；形成一第一盖层，以覆盖该第一堆叠芯片和该第二堆叠芯片的该通基孔；以及执行一平坦化制程，以曝露该第一堆叠芯片和该第二堆叠芯片的该通基孔并提供一实质上平整的表面。
- 半导体元件及其制备方法
- [实用新型]一种芯片双面互连的堆叠封装结构-CN202222939799.3有效
-
马磊
-
成都复锦功率半导体技术发展有限公司
-
2022-11-04
-
2023-05-02
-
H01L23/485
- 本实用新型公开了一种芯片双面互连的堆叠封装结构，包括多个依次连接的堆叠单元，堆叠单元包括上层芯片和下层芯片，上层芯片的背面通过第一布线层与所述下层芯片正面连接，某个堆叠单元中上层芯片的正面通过第二布线层与下一个相邻的堆叠单元中下层芯片的背面连接，所述第二布线层设置在相邻两个堆叠单元的间隙中，所述第一布线层设置在上层芯片和下层芯片的间隙中；所述下层芯片设置在第一塑封体中，所述上层芯片设置在第二塑封体中，首个所述堆叠单元的下层芯片以及最后一个所述堆叠单元的上层芯片引出通孔金属体本实用新型形成一种堆叠的芯片双面互连，以堆叠单元结构为重复单元可在同一塑封体中实现多芯片、小面积芯片的双面互连。
- 一种芯片双面互连堆叠封装结构
|
