专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果127710个,建议您升级VIP下载更多相关专利
  • [发明专利]多层晶片堆叠间隙的填充方法与结构-CN201010111420.9无效
  • 徐宏欣;简维志 - 力成科技股份有限公司
  • 2010-02-04 - 2011-08-10 - H01L21/50
  • 本发明是有关于一种多层晶片堆叠间隙的填充方法与结构。依照该方法,提供一晶片堆叠结构,包含一基板与多个立体堆叠在基板上的晶片。在两两相叠的晶片之间形成有至少一底胶间隙,并与基板有一高度差。接着,翻转晶片堆叠结构并浸泡晶片堆叠结构的晶片于一底部填充胶内,其中底部填充胶储放于一储胶槽内并保持流动状态,以填满底胶间隙。之后,取出晶片堆叠结构并加热,以固化在底胶间隙内的底部填充胶。藉此,可以解决现有习知多层晶片堆叠的间隙无法点胶填充的问题,并可以使多个底胶间隙一次填充完成,以大幅提升生产效率。
  • 多层晶片堆叠间隙填充方法结构
  • [发明专利]晶片堆叠的组装-CN201710929068.1有效
  • 哈特穆特·鲁德曼 - 赫普塔冈微光有限公司
  • 2013-05-15 - 2021-10-26 - H01L27/146
  • 本文涉及一种形成晶片堆叠的方法,所述方法包括提供包含第一晶片和第二晶片的子堆叠。所述子堆叠包括在第一晶片的上表面与第二晶片的下表面之间的界面处的第一热固化黏合剂。第三晶片放置在第二晶片的上表面上。第二热固化黏合剂存在于第二晶片的上表面与第三晶片的下表面之间的界面处。在第三晶片的上表面的方向上提供紫外(UV)辐射以固化在第二晶片中的开口中且与第三晶片的部分接触的UV固化黏合剂,以在离散位置处将第三晶片接合至子堆叠。随后,加热第三晶片和子堆叠以固化第一及第二热固化黏合剂。
  • 晶片堆叠组装
  • [发明专利]晶片堆叠的组装-CN201380027156.2有效
  • 哈特穆特·鲁德曼 - 赫普塔冈微光有限公司
  • 2013-05-15 - 2017-11-03 - H01L21/78
  • 本文涉及一种形成晶片堆叠的方法,所述方法包括提供包含第一晶片和第二晶片的子堆叠。所述子堆叠包括在第一晶片的上表面与第二晶片的下表面之间的界面处的第一热固化黏合剂。第三晶片放置在第二晶片的上表面上。第二热固化黏合剂存在于第二晶片的上表面与第三晶片的下表面之间的界面处。在第三晶片的上表面的方向上提供紫外(UV)辐射以固化在第二晶片中的开口中且与第三晶片的部分接触的UV固化黏合剂,以在离散位置处将第三晶片接合至子堆叠。随后,加热第三晶片和子堆叠以固化第一及第二热固化黏合剂。
  • 晶片堆叠组装
  • [发明专利]用于测试半封装堆叠晶片的测试臂-CN201210142285.3无效
  • 陈建名 - 致茂电子(苏州)有限公司
  • 2012-05-10 - 2012-09-05 - H01L21/66
  • 一种用于测试半封装堆叠晶片的测试臂,装配在半导体测试机台以测试待测半封装堆叠晶片,该待测半封装堆叠晶片的上表面及相对的下表面具有数个电性接点,而该测试臂前端连结一个内部具有一检测晶片的测试头,该测试头自该检测晶片处电性导接并向该待测半封装堆叠晶片的上表面方向延伸出多个测试探针;藉此,当该测试臂向下压迫使该测试头的多个测试探针迫紧抵触于该测试座上的待测半封装堆叠晶片的上表面的电性接点,使该测试头内部的该检测晶片、待测半封装堆叠晶片及测试座电性相接形成一测试回路,以进行测试待测的半封装堆叠晶片
  • 用于测试封装堆叠晶片
  • [发明专利]晶片堆叠封装的制造方法-CN200710004749.3有效
  • 徐敏硕;金圣敏 - 海力士半导体有限公司
  • 2007-01-30 - 2007-09-19 - H01L21/50
  • 本发明提供了一种晶片堆叠封装的制造方法,其包括制备具有第一和第二通路图案的第一和第二晶片。该第二晶片被贴附到第一晶片,使得第一和第二晶片的前面彼此面对,且第一和第二通路图案彼此连接。研磨并蚀刻第二晶片的背面,使得第二通路图案的下端暴露并突出。研磨并蚀刻第一晶片的背面,使得第一通路图案的下端暴露并突出。通过将具有堆叠晶片晶片堆叠结构切割为芯片级而形成芯片级的堆叠结构。将所述芯片级堆叠结构贴附到具有电极端子的衬底。由于晶片在未背研磨的状态堆叠,可以防止在晶片被操作时晶片被损坏。
  • 晶片堆叠封装制造方法
  • [发明专利]堆叠式的芯片、制造方法、图像传感器和电子设备-CN201980002755.6在审
  • 姚国峰;沈健 - 深圳市汇顶科技股份有限公司
  • 2019-11-12 - 2020-03-31 - H01L27/146
  • 本申请实施例提供了一种堆叠式的芯片、制造方法和电子设备,能够降低堆叠式芯片的制造成本。该堆叠式的芯片包括:载体晶片,其中设置有第一凹槽;第一晶片,设置于该第一凹槽中;第二晶片堆叠于该载体晶片和该第一晶片的上方,该第二晶片的表面面积大于该第一晶片的表面面积;位于第二晶片与该第一晶片之间的再布线层,该第二晶片通过该再布线层与该第一晶片电连接。在本申请的实施方案中,通过载体晶片中第一凹槽为第一晶片提供支撑和稳定,实现将大面积的第二晶片堆叠在小面积的第一晶片上,从而可以在实现堆叠芯片结构的同时,还能够在晶圆上尽可能多的制造小面积的第一晶片,降低单颗第一晶片的成本
  • 堆叠芯片制造方法图像传感器电子设备
  • [实用新型]堆叠式发光二极体-CN03236935.2无效
  • 何英明 - 光楠科技股份有限公司
  • 2003-01-28 - 2004-03-24 - H01L25/075
  • 一种堆叠式发光二极体,是在一基层发光晶片上另堆叠有一个或一个以上较小的发光晶片,且该等发光晶片的发光波长各不相同;其特征在于该基层发光晶片可为透光或不透光晶片,而堆叠于其上的第二或第三发光晶片必须为透光晶片堆叠的发光晶片之间是以透明绝缘胶固定。据上述构造使用时,可具有较佳的混色功效、较高的亮度及缩小晶片所占的面积。
  • 堆叠发光二极体
  • [发明专利]批量制备的3D互连-CN201110461892.1无效
  • R·D·霍尔宁 - 霍尼韦尔国际公司
  • 2011-11-23 - 2012-07-11 - B81C1/00
  • 该方法包括图案化和堆叠多个晶片以形成晶片堆叠。在晶片堆叠中在晶片堆叠的一个或更多锯道内可以形成多个孔,并且可以将导电材料沉积在该多个孔的侧墙上。可以沿着该一个或更多锯道并且通过该多个孔对该晶片堆叠进行划片以使得侧墙上的导电材料在所得到的堆叠管芯的边缘部分上暴露。
  • 批量制备互连
  • [发明专利]集成电路装置及其制备方法-CN201110062922.1无效
  • 黄财煜 - 南亚科技股份有限公司
  • 2011-03-11 - 2012-07-11 - H01L23/48
  • 本发明提供一种集成电路装置及其制备方法,其中一实施例揭示的一种集成电路装置包含一下晶片,具有一第一环形介电区块;至少一堆叠晶片,设置于该下晶片上,其中该下晶片具有一第二环形介电区块,该下晶片及该堆叠晶片以一中间黏着层予以接合,且在该下晶片及该堆叠晶片之间没有焊垫;以及至少一导电插塞,实质上以直线方式贯穿该堆叠晶片且深入该下晶片,其中该导电插塞设置于该第一环形介电区块及该第二环形介电区块之中。本发明无需在下晶片堆叠晶片之间形成焊垫,可以解决公知技术的焊垫制造相当复杂且昂贵问题。
  • 集成电路装置及其制备方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top