“逻辑处理单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5212835个，建议您升级VIP下载更多相关专利

[发明专利]数字逻辑电路及微处理器-CN201910108983.3有效
发明人：汪泳江 -专利权人：旋智电子科技（上海）有限公司
申请日： 2019-02-03 - 公布日： 2023-06-02 - 主分类号： G06F15/78 文献下载
摘要：本申请公开一种数字逻辑电路及微处理器，该数字逻辑电路将可编程逻辑单元和数据处理单元结合在一起，可利用可编程逻辑单元根据编程信息执行数字逻辑功能以及利用数据处理单元调用逻辑控制程序执行数字逻辑操作，从而可发挥基于可编程逻辑单元的平面逻辑控制技术和基于数据处理单元的时域逻辑控制技术的优点
数字逻辑电路微处理器

[实用新型]核电站电厂馈线开关控制模块-CN200820206591.8有效
发明人：汪少勇;杨莉;陈华民;谢创树;杨丹;陈利芳 -专利权人：广东省电力设计研究院
申请日： 2008-12-31 - 公布日： 2009-12-16 - 主分类号： H02J13/00 文献下载
摘要：本实用新型涉及核电站电厂馈线开关控制模块，其特征是：由输入指令处理逻辑单元(1)、故障处理逻辑单元(2)、状态处理逻辑单元(3)、输出指令生成逻辑单元(4)和馈线开关柜组成；输入指令处理逻辑单元(1)的三个输入端分别连接馈线开关柜的故障信号(1-1)、闭锁信号(1-2)和操作员站人机界面信号(1-3)，其二个输出端分别连接故障处理逻辑单元(2)和输出指令生成逻辑单元(4)的一个输入端；故障处理逻辑单元(2)的二个输入端分别连接状态处理逻辑单元(3)和输出指令生成逻辑单元(4)的一个输出端；输出指令生成逻辑单元(4)的一个输出端连接馈线开关柜控制指令信号端(4-1)。
核电站电厂馈线开关控制模块

[发明专利]一种用于驱动IGBT的二电平驱动器-CN202011191456.2在审
发明人：陈正文;魏海山;欧阳柳;杨乐乐;马龙昌;朱武;唐威;周思敏;寇晨晨;丁清澍;窦泽春;陈燕平 -专利权人：中车株洲电力机车研究所有限公司
申请日： 2020-10-30 - 公布日： 2022-05-06 - 主分类号： H02M1/08 文献下载
摘要：本发明公开了一种用于驱动IGBT的二电平驱动器，包括故障锁存单元、逻辑控制单元、信号逻辑处理单元和功率输出单元；其中，信号逻辑处理单元用于根据外部控制器提供的PWM输入信号和逻辑控制单元提供的故障锁存信号，实现对PWM输入信号的互锁和故障封锁的处理，并将处理后获得的PWM脉冲信号提供给逻辑控制单元；逻辑控制单元用于根据信号逻辑处理单元提供的PWM脉冲信号和故障锁存单元提供的故障锁存信号生成并输出相应的驱动控制信号；功率输出单元用于对逻辑控制单元提供的驱动控制信号进行功率转换，生成并输出相应的驱动信号，以控制由所述二电平驱动器驱动的IGBT的开通、关断和0电平关断功能。
一种用于驱动 igbt 电平驱动器

[发明专利]一种用于驱动IGBT的三电平驱动器-CN202011192212.6在审
发明人：朱武;陈正文;魏海山;欧阳柳;杨乐乐;马龙昌;唐威;周思敏;寇晨晨;丁清澍;窦泽春;陈燕平 -专利权人：中车株洲电力机车研究所有限公司
申请日： 2020-10-30 - 公布日： 2022-05-06 - 主分类号： H02M1/08 文献下载
摘要：本发明公开了一种用于驱动IGBT的三电平驱动器，包括故障锁存单元、逻辑控制单元、信号逻辑处理单元和功率输出单元；其中，信号逻辑处理单元用于根据外部控制器提供的PWM输入信号和逻辑控制单元提供的故障锁存信号，实现对PWM输入信号的互锁、时序控制和故障封锁的处理，并将处理后获得的PWM脉冲信号提供给逻辑控制单元；逻辑控制单元用于根据信号逻辑处理单元提供的PWM脉冲信号和故障锁存单元提供的故障锁存信号生成并输出相应的驱动控制信号；功率输出单元用于对逻辑控制单元提供的驱动控制信号进行功率转换，生成并输出相应的驱动信号，以控制由所述三电平驱动器驱动的IGBT的开通、关断和0电平关断功能。
一种用于驱动 igbt 电平驱动器

[发明专利]一种适用于小型反应堆的保护系统-CN201910299648.6有效
发明人：杨宇奇;郭永飞;王源;王洪涛;李曦;陆秀生;熊国华;赵友有 -专利权人：中广核研究院有限公司;中国广核集团有限公司;中国广核电力股份有限公司
申请日： 2019-04-15 - 公布日： 2020-12-04 - 主分类号： G21C9/02 文献下载
摘要：本发明提供一种适用于小型反应堆的保护系统，所述系统包括信号处理模块、逻辑处理模块、设备接口模块和停堆断路器，其中信号处理模块包括多个信号处理单元，信号处理单元由第一多样性子单元和第二多样性子单元组成；逻辑处理模块包括多个逻辑处理单元，逻辑处理单元由第三多样性子单元和第四多样性子单元组成；所有第一多样性子单元均与所有第三多样性子单元连接，所有第二多样性子单元均与所有第四多样性子单元连接，同一逻辑处理单元的第三多样性子单元和第四多样性子单元均同时连接一对停堆断路器本发明通过信号处理模块与逻辑处理模块的分离，解决了现有技术处理速度慢、通信量大的问题。
一种适用于小型反应堆保护系统

[发明专利]关闭无作用的数值逻辑运算单元以节省电力-CN200610073618.6有效
发明人：李察L·邓肯 -专利权人：威盛电子股份有限公司
申请日： 2006-04-13 - 公布日： 2006-09-27 - 主分类号： G06F1/32 文献下载
摘要：本发明是关于一处理器中透过关闭无作用数值逻辑单元以减少电力消耗的方法与装置。一典型处理器的执行单元具有复数个数值逻辑运算单元以执行数值或逻辑运算。各数值逻辑单元中的逻辑单元是用于控制该数值逻辑运算单元是否需要启动以执行指示的数值或逻辑运算。据此，仅有必要的数值逻辑运算单元被启动以执行运算，进而避免其余的数值逻辑运算单元接收输入资料。故此处理器中所有无作用的数值逻辑运算单元皆可被关闭以节省电力消耗。
关闭作用数值逻辑运算单元节省电力

[发明专利]用于双处理器存储系统的方法、电子设备和计算机程序产品-CN201810803734.1有效
发明人：商蓉蓉;张晓波;汤海鹰;高健;杨利锋 -专利权人：伊姆西IP控股有限责任公司
申请日： 2018-07-20 - 公布日： 2023-10-10 - 主分类号： G06F3/06 文献下载
摘要：在该方法中，在双处理器存储系统的第一处理器处，检测初始逻辑单元的变化，初始逻辑单元对应于存储系统的物理存储设备的存储区域。基于初始逻辑单元的变化，确定要对映射逻辑单元驱动器执行的多个更新操作，映射逻辑单元驱动器用于将包括初始逻辑单元的多个初始逻辑单元映射为多个映射逻辑单元。向存储系统的第二处理器发送多个更新操作的指示，以使得第二处理器对映射逻辑单元驱动器的对等映射逻辑单元驱动器执行多个更新操作。本公开的实施例可以改进双处理器存储系统的性能。
用于处理器存储系统方法电子设备计算机程序产品

[实用新型]电力数据传输设备和电力数据传输系统-CN202020999523.2有效
发明人：何方勇;高峰;许祥滨;孙功宪 -专利权人：泰斗微电子科技有限公司
申请日： 2020-06-03 - 公布日： 2021-02-19 - 主分类号： H04B3/54 文献下载
摘要：本实用新型适用于通信技术领域，提供了一种电力数据传输设备和电力数据传输系统，所述设备包括控制单元、数字信号处理单元和逻辑处理单元；其中：控制单元，用于将电力数据发送至数字信号处理单元，并对逻辑处理单元中的多个空闲逻辑通道进行配置；数字信号处理单元，用于对电力数据进行调制，将调制后的电力数据发送至逻辑处理单元；逻辑处理单元，用于将调制后的电力数据拆分为多个数据段，采用多个空闲逻辑通道分别对多个数据段进行处理，并将处理后的目标电力数据回送至数字信号处理单元采用上述设备，可以使用多个逻辑通道并行对电力数据进行处理，提高多通道的数据并发能力。
电力数据传输设备系统

[发明专利]虚拟化网络中的处理链接-CN202310023089.2在审
发明人： H·赵;M·雅舍尔;H·哈尔克斯;P·苏达珊 -专利权人：诺基亚技术有限公司
申请日： 2023-01-06 - 公布日： 2023-07-11 - 主分类号： H04W24/02 文献下载
摘要：为了动态地允许包括端点的逻辑处理单元的链接，至少端点的类型和端点连接到哪里的地址信息被配置，其中所述端点的类型是主机端口类型或逻辑处理单元类型。在从中央处理单元卸载要由至少一个另外的处理单元执行的一个或多个功能期间，中央处理单元正在经由主机端口类型的端点与一个或多个逻辑处理单元交互，并且逻辑处理单元正在经由逻辑处理单元端口类型的端点进行交互，所述交互使用地址信息
虚拟网络中的处理链接

[发明专利]一种多处理器系统及多处理系统的全互连方法-CN201410801282.5在审
发明人：王恩东;胡雷钧;李仁刚 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2014-12-22 - 公布日： 2015-03-25 - 主分类号： G06F15/173 文献下载
摘要：本发明提供一种多处理器系统及多处理器系统的全互连方法，多处理器系统包括：两个以上的最小逻辑单元，每一个最小逻辑单元的两侧分别连接有对应于该最小逻辑单元的协处理器；所述最小逻辑单元包括至少一路计算模块，每一路计算模块包括两个相互连接的中央处理器CPU；每一路计算模块分别与自身所在最小逻辑单元两侧对应的协处理器相连，且位于各个最小逻辑单元同一侧的各个协处理器相连，实现任意两个所述最小逻辑单元中CPU的连接。根据上述方案，通过将位于最小逻辑单元同一侧的各个协处理器实现了任意两个最小逻辑单元中CPU的连接，从而减少了任意两个最小逻辑单元中CPU之间的跳步，提高了CPU的通信效率。
一种处理器系统处理互连方法

[实用新型]一种波形记录装置-CN201720434881.7有效
发明人：刘莉娜;吕阳 -专利权人：湖南汽车工程职业学院
申请日： 2017-04-24 - 公布日： 2017-12-22 - 主分类号： G01R13/00 文献下载
摘要：本实用新型公开了一种波形记录装置，包括处理单元、数字逻辑单元、存储单元、时钟及监视单元、通信单元、数据采集单元和电源变换单元。数据采集单元向处理单元输出电流或电压数据，数字逻辑单元实现波形记录装置的时序逻辑控制，接收并将外部的控制指令处理后输出至处理单元。处理单元将处理后的数据输出至存储单元。时钟及监视单元为处理单元、数字逻辑单元提供时钟和复位信号，时钟及监视单元实时监控电源变换单元提供的电源。处理单元通过通信单元上传存储单元中的数据，实现对外通信。电源变换单元分别为处理单元、数字逻辑单元和数据采集单元提供电源。本实用新型能够解决现有波形记录装置电路结构复杂、安装繁琐和功能单一的技术问题。
一种波形记录装置

[发明专利]一种基于液体驱动的逻辑电路教学演示装置-CN202210633688.1有效
发明人：叶宇坤;谭左韬;罗宁宁 -专利权人：南昌航空大学
申请日： 2022-06-06 - 公布日： 2023-04-07 - 主分类号： G09B23/18 文献下载
摘要：本发明公开了一种基于液体驱动的逻辑电路教学演示装置，包括逻辑处理模块、读取模块、导流管和基于液体驱动的输入模块，输入模块与逻辑处理模块连接，逻辑处理模块通过导流管与读取模块连接，逻辑处理模块由第一运算逻辑门单元和第二运算逻辑门单元组成，第一运算逻辑门单元上设置有第一与门输出口和第一异或门输出口，第二运算逻辑门单元上设置有第二与门输出口和第二异或门输出口，读取模块由第一读取用逻辑门单元、第二读取用逻辑门单元、第三读取用逻辑门单元组成，本发明通过液体传导信息，模拟与门、异或门、二进制加法器逻辑运算，直观地展现逻辑门的功能及运算流程，加深学生对逻辑运算的理解。
一种基于液体驱动逻辑电路教学演示装置

[发明专利]一种计算引擎、数据处理方法、设备及存储介质-CN202310248275.6有效
发明人：张凯;柴森;唐婧文 -专利权人：紫光同芯微电子有限公司
申请日： 2023-03-15 - 公布日： 2023-09-01 - 主分类号： G06F7/57 文献下载
摘要：本申请提供了一种计算引擎、数据处理方法、设备及存储介质，该计算引擎包括：至少一个高级运算单元、状态查询单元和至少一个逻辑运算单元，至少一个高级运算单元与状态查询单元连接，状态查询单元与至少一个逻辑运算单元连接；至少一个高级运算单元，用于获取待处理数据；状态查询单元，用于查询至少一个逻辑运算单元的状态，获得处于空闲状态的逻辑运算单元；处于空闲状态的逻辑运算单元，用于接收并处理待处理数据，获得数据处理结果；至少一个高级运算单元，还用于接收数据处理结果。该计算引擎可以有效减少逻辑运算单元的数量，实现高级运算单元所需的逻辑运算单元共通共用、灵活分配，降低计算引擎面积，进一步降低成本，同时易于设计。
一种计算引擎数据处理方法设备存储介质

[发明专利]一种零代码可视化的软件开发平台-CN202310326402.X有效
发明人：梅新华 -专利权人：广州市华势信息科技有限公司
申请日： 2023-03-30 - 公布日： 2023-10-20 - 主分类号： G06F8/34 文献下载
摘要：本发明涉及软件开发技术领域，具体涉及一种零代码可视化的软件开发平台，包括存储单元，用于存储功能逻辑单元，其可被分为启动逻辑单元、中部逻辑单元以及目的逻辑单元；操作单元，用于主动输入启动逻辑单元以及目的逻辑单元；处理单元，用于将存储的功能逻辑单元进行相互匹配，在明确启动逻辑单元以及目的逻辑单元后，能自动生成完整中部逻辑链；显示单元，用于提供给用户一可视化操作模块。通过设计的软件开发平台，利用设置的处理单元，其能够在用户确定启动逻辑单元以及目的逻辑单元后，能够自动的进行中部逻辑链的构建，并通过关键词组的方式于显示单元中展示，以便用户更高效的实现软件的开发。
一种代码可视化软件开发平台

[发明专利]数据处理装置、神经网络处理器、芯片及电子设备-CN202011352929.2在审
发明人：刘君 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-11-27 - 公布日： 2022-05-27 - 主分类号： G06N3/063 文献下载
摘要：本申请实施例提供了一种数据处理装置、神经网络处理器、芯片及电子设备，该数据处理装置包括：M级逻辑单元和控制单元，M是大于1的整数，M级逻辑单元层叠设置，M级逻辑单元中的第一级逻辑单元与控制单元相连；其中，控制单元和第M级逻辑单元之间设置沟道区域；沟道区域设置在前M‑1级逻辑单元的一侧；沟道区域内纵向排布第一信号线；第一信号线，用于直连控制单元和第M级逻辑单元，以实现第M级逻辑单元往控制单元之间的数据传输
数据处理装置神经网络处理器芯片电子设备