“走线处”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4240689个，建议您升级VIP下载更多相关专利

[发明专利]集成电路时钟网络电容的最佳化-CN200310101403.7有效
发明人：雷蒙德·A·伯特伦;S·伊莉莎白·W·郎伟尔;詹姆斯·R·伦德伯格 -专利权人：智权第一公司
申请日： 2003-10-16 - 公布日： 2004-07-21 - 主分类号： H01L21/70 文献下载
摘要：本发明提供了一种集成电路时钟网络电容最佳化方法，其特征在于，该方法包括识别时钟走线和信号走线之间跨接点，在跨接点处将时钟走线电容减小到参考走线电容。每一时钟走线均由布线在该时钟走线两侧的接地走线屏蔽。时钟走线电容减小到参考走线电容的方法包括在识别出的跨接点处减小参考走线之宽度。在跨接点处减小参考走线宽度操作可减小电容以抵消时钟走线与信号走线之间的附加电容。通过在跨接点处修整走线或开刻槽方式实现宽度减小之目的。这种电容补偿方式可为时钟网络中的时钟走线提供实质上均匀的单位长度电容。
集成电路时钟网络电容最佳

[发明专利]一种带走线槽的开关柜板-CN201110263544.3无效
发明人：闫维雷 -专利权人：闫维雷
申请日： 2011-08-31 - 公布日： 2013-03-13 - 主分类号： H02K1/20 文献下载
摘要：本发明公开一种带走线槽的开关柜板，属于开关装置技术领域，包括开关柜板，还包括走线柜支架和走线柜板，走线柜支架设置在开关柜板内侧面上下两端面处，走线柜支架边缘处设有与走线柜板相适配的走线柜板滑槽，上走线柜支架的前端面开设有上走线孔，下走线柜支架的下端面开设有下走线孔，上走线孔与下走线孔之间设置有走线槽，走线柜板靠近侧端面处设有把手，走线柜支架的宽度与走线柜板的宽度相等；有益效果是开关柜板上带有走线槽，在节省开关柜空间的同时能够保证柜内走线的安全性
一种带走开关柜

[发明专利]一种显示面板、显示装置、制备方法及掩膜版-CN202111165558.1有效
发明人：张坤锋;邓卓;吴昊;沈柏平 -专利权人：厦门天马微电子有限公司
申请日： 2021-09-30 - 公布日： 2022-09-20 - 主分类号： H01L27/12 文献下载
摘要：该显示面板包括阵列基板，阵列基板包括衬底基板和位于衬底基板一侧的第一走线和第二走线，第一走线所在膜层位于衬底基板和第二走线所在膜层之间；第一走线和第二走线分别在衬底基板所在平面上的正投影相交；在投影交叠位置处的第一走线的线宽小于在非投影交叠位置处的第一走线的至少部分位置处的线宽，和/或，在投影交叠位置处的第二走线的线宽大于在非投影交叠位置处的第二走线的至少部分位置处的线宽。本发明实施例解决了现有显示面板走线会因投影交叠位置曝光过量引起的线宽较窄导致的断线问题，可以有效保证走线质量，有助于实现显示面板的窄边框设计，提升产品竞争力。
一种显示面板显示装置制备方法掩膜版

[发明专利]一种高速信号走线的阻抗优化方法、结构及一种PCB-CN202011559308.1在审
发明人：陈刚;张春;杨昌明 -专利权人：广州朗国电子科技有限公司
申请日： 2020-12-25 - 公布日： 2021-06-04 - 主分类号： H05K1/02 文献下载
摘要：本发明公开了一种高速信号走线阻抗优化方法、结构及一种PCB，包括在射频信号走线与焊盘处走线耦合处设置一个走线宽度渐变区；所述射频信号走线对应第一阻抗值；所述焊盘处走线对应第二阻抗值；所述走线宽度渐变区对应渐变阻抗区该发明将原来因射频信号走线到焊盘处走线的走线宽度突变引起的阻抗突变造成阻抗失配严重的问题，优化成了一个走线宽度渐变的过程，相应的阻抗也随之渐变，不会造成阻抗严重失配。解决信号走线宽度突变太大而导致阻抗失配严重的问题，大大提升信号的传输质量。
一种高速信号阻抗优化方法结构 pcb

[实用新型]一种优化球状栅格阵列封装中差分走线的结构-CN202021692145.X有效
发明人：贺伟;王灿钟 -专利权人：深圳市一博科技股份有限公司
申请日： 2020-08-14 - 公布日： 2021-03-30 - 主分类号： H05K1/02 文献下载
摘要：本实用新型涉及一种优化球状栅格阵列封装中差分走线的结构，包括两排过孔和位于两排过孔之间的两条走线，每条所述走线包括相间的NECK走线区和正常走线区，所述NECK走线区与过孔对齐，所述正常走线区与孔间隙对齐，且每段所述NECK走线区的线长与过孔的宽度相等，所述NECK走线区的两条走线的间距小于所述正常走线区的两条走线的间距，所述NECK走线区的两条走线的线宽小于所述正常走线区的两条走线的线宽。本实用新型仅在孔处将走线线宽变细、线间距减小，避免长距离的NECK模式走线，从而减少阻抗不一致对信号质量的影响，NECK走线区与正常走线区连接处设有泪滴，减小由于线宽的突变带来信号质量的影响。
一种优化球状栅格阵列封装中差分走线结构

[发明专利]电感装置-CN202011000992.X在审
发明人：颜孝璁;黄亭尧;陈家源 -专利权人：瑞昱半导体股份有限公司
申请日： 2020-09-22 - 公布日： 2022-03-29 - 主分类号： H01F17/00 文献下载
摘要：一种电感装置，其包含第一走线、第二走线及连接件。第一走线配置于第一区域。第二走线配置第二区域，第一区域与第二区域邻接于交界处。连接件配置于邻近交界处且未配置第一走线及第二走线的区块，并耦接第一走线及第二走线。
电感装置

[发明专利]一种电路板过孔的阻抗优化方法及电路板-CN202010244846.5有效
发明人：田民政 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-03-31 - 公布日： 2021-10-22 - 主分类号： H05K3/42 文献下载
摘要：本发明公开了一种电路板过孔的阻抗优化方法，根据电路板设计需求设计电路板上的走线；根据走线的走线路径确定存在过孔设计的目标走线；将目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理，以使目标走线过孔处的阻抗满足于走线阻抗要求。可见，本申请通过改变走线过孔处的反焊盘形状来优化过孔处的阻抗连续性，从而在不增加工艺成本的情况下满足传输信号的完整性要求；而且，本申请改变的是走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘形状，在优化过孔处阻抗的同时不会影响走线的阻抗。
一种电路板阻抗优化方法

[发明专利]DDR电路的仿真方法、系统及走线结构-CN201810578790.X在审
发明人：姚坤 -专利权人： OPPO（重庆）智能科技有限公司
申请日： 2018-06-07 - 公布日： 2018-11-13 - 主分类号： G06F17/50 文献下载
摘要：本申请适用于DDR SDRAM技术领域，提供了一种DDR电路的仿真方法、系统及走线结构，其中仿真方法包括：对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积本申请实施例可以使信号走线层的信号链路的目标阻抗连续，以保证DDR电路的信号完整性，并提高DDR电路的信号质量。
电路走线位置走线结构阻抗信号走线层参考平面挖空布线设计信号完整性目标阻抗信号链路预设申请返回保证

[发明专利]液晶显示面板-CN201610549965.5在审
发明人：赵莽;张启沛 -专利权人：武汉华星光电技术有限公司
申请日： 2016-07-13 - 公布日： 2016-09-28 - 主分类号： G02F1/1362 文献下载
摘要：本发明提供一种液晶显示面板，包括阵列基板，所述阵列基板包括多条第一层金属走线及与所述第一层金属走线交叉叠加的多条第二层金属走线，每一所述第一层金属走线与对应的所述第二层金属走线通过连接孔电连接，在每一连接孔处，与连接孔所在的第二层金属走线相邻的第二层金属走线至所述连接孔所在的第二层金属走线具有一第一距离，在非连接孔处，该条第二层金属走线至所述连接孔所在的第二层金属走线具有一第二距离，所述第一距离大于所述第二距离本发明的优点在于，在连接孔处，第二层金属走线与连接孔所在的第二层金属走线的距离变大，绕过了连接孔的过刻蚀影响区域，从而避免连接孔处过刻蚀导致的金属走线变细或断线。
液晶显示面板

[实用新型]一种柔性电路板外引脚走线区弯折结构-CN201720178549.9有效
发明人：鲁佳浩 -专利权人：上海和辉光电有限公司
申请日： 2017-02-27 - 公布日： 2017-11-07 - 主分类号： H05K1/11 文献下载
摘要：本实用新型提供一种柔性电路板外引脚走线区弯折结构，在弯折区的边界处设置有正弦波式坡度，所述走线内金属导线沿波谷处通过；所述走线内具有金属导线，金属导线一侧设置有保护层，金属导线另一侧设置绝缘层和缓冲层；走线在经过弯折区位置处设有一拐弯段。本实用新型所述的柔性电路板外引脚走线区弯折结构，不增加额外的制程，能有效提升走线的弯折可靠性。
一种柔性电路板外引脚走线区弯折结构

[发明专利]触控显示面板-CN202111179792.X有效
发明人：方亮;丁玎 -专利权人：武汉华星光电半导体显示技术有限公司
申请日： 2021-10-11 - 公布日： 2023-06-27 - 主分类号： G06F3/044 文献下载
摘要：本申请实施例公开了一种触控显示面板，该触控显示面板包括显示区、弯折区、绑定区，绑定区包括驱动走线层、触控走线层、第一平坦层，驱动走线层包括外接信号线，触控走线层为单层金属结构，触控走线层包括靠近弯折区设置的第一绑定走线，第一平坦层设置于驱动走线层上，第一平坦层靠近第一绑定走线处设置有至少一凹槽，其中，第一绑定走线至少覆盖凹槽设置；本申请通过第一绑定走线至少覆盖凹槽设置，在刻蚀形成第一绑定走线、触控信号线时，凹槽处的外接信号线不会被刻蚀
显示面板

[发明专利]一种电路板上IO线特性阻抗调整装置、方法-CN202111591516.4有效
发明人：周威 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-12-23 - 公布日： 2023-06-16 - 主分类号： H05K1/02 文献下载
摘要：本发明涉及一种电路板上IO线特性阻抗调整装置、方法。所述装置包括：测试电路板，开设长度不同的多个走线组，每一走线组包括长度相同的多根走线，同一走线组的多根走线分别在不同位置处截断；与每根走线对应的补偿电阻串联在截断处；发送器和接收器，发送器具有与每根走线对应的输出引脚，接收器具有与每根走线对应的输入引脚，输出引脚和输入引脚分别与对应的走线两端连接，发送器配置为向接收器发送信号；示波器，配置为对输入引脚处产生的信号波形进行展示；以及当示波器所展示的某一输出引脚的信号波形存在过冲时，则走线上的补偿电阻的阻值进行调整直至过冲消除。
一种电路板 io 特性阻抗调整装置方法

[发明专利]一种GOA电路及其制备方法-CN202011440725.4有效
发明人：宋利旺;高冬子 -专利权人：深圳市华星光电半导体显示技术有限公司
申请日： 2020-12-08 - 公布日： 2023-08-01 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种GOA电路及其制备方法，GOA电路包括若干相互平行的第一金属走线；以及若干相互平行的第二金属走线，设于所述第一金属走线上方，且每一第二金属走线的一端连接至一第一金属走线；其中，每一第二金属走线与其对应的第一金属走线重合的区域为交叉区，在所述交叉区中，所述第二金属走线设有通孔，所述通孔贯穿部分所述第二金属走线。本发明的有益效果在于，本发明的一种GOA电路及其制备方法在第二金属走线对应第一金属走线的位置开设通孔，可以有效降低第一金属走线和第二金属走线在重叠处的寄生电容，有效减少所述重叠处的热量并避免形成静电击伤，从而降低显示面板的黑屏或水平线信赖性风险。
一种 goa 电路及其制备方法

[发明专利]一种应用于FMLOC产品的触控面板PCD走线设计-CN202210061229.0在审
发明人：汪锐;向勇;胡潇然;张千 -专利权人：电子科技大学
申请日： 2022-01-19 - 公布日： 2022-05-17 - 主分类号： G06F30/394 文献下载
摘要：本发明属于有机发光显示技术领域，具体涉及一种应用于FMLOC产品的触控面板PCD走线设计。本发明把TMA层的PCD走线设计到Panel外围与AA区范围内，AA区内TMA层的PCD走线设计在TMB设计图形的下方，采用直线、折线和/或曲线的方式避开AA区在桥接键处的设计图形；通过TMA层走线，对TMB走线设计和touch性能均无影响，大幅增加检测范围。Trace走线使用TMA和TMB交叠走线，PCD与trace走线跨线处trace走线的TMA层设计为挖空，其他区域通过过孔与TMB连接，以降低trace走线电阻。本发明的PCD走线，将Crack检测范围从Panel最外围增加至Panel面板边缘到AA区内，大幅提高Crack检出率，特别是直角弯折区域的PCD Crack。
一种应用于 fmloc 产品面板 pcd 设计

[发明专利]一种阵列基板及显示装置-CN201710778808.6有效
发明人：王国华;任文明;高飞 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-08-31 - 公布日： 2020-05-12 - 主分类号： G02F1/1362 文献下载
摘要：本发明实施例提供一种阵列基板及显示装置，涉及显示技术领域，能够降低辅助走线结构在拐角处发生尖端放电的几率。该阵列基板包括多组信号线引线，同一组信号线引线延伸至同一绑定区，该阵列基板还包括设置于相邻组信号线引线之间的辅助走线结构；辅助走线结构包括由至少三条外围走线顺次连接而成的外围封闭走线圈，外围封闭走线圈在拐角处通过弧线平滑连接
一种阵列显示装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条