“记忆体阵列 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4875598个，建议您升级VIP下载更多相关专利

[发明专利]记忆体装置以及其修补方法-CN202110282028.9在审
发明人：吴瑞仁;砂永登志男;杨子澔 -专利权人：江苏时代全芯存储科技股份有限公司;塞席尔商使命科技控股有限公司
申请日： 2021-03-16 - 公布日： 2021-05-25 - 主分类号： G11C29/00 文献下载
摘要：一种记忆体装置以及其修补方法，记忆体装置包含多个常规记忆体电路与冗余记忆体电路。常规记忆体电路包含多个常规记忆体阵列。冗余记忆体电路包含冗余记忆体阵列。多个常规记忆体阵列共用冗余记忆体阵列。当多个常规记忆体阵列中的第一常规记忆体阵列的第一常规记忆体单元毁坏时，冗余记忆体阵列的第一冗余记忆体单元取代第一常规记忆体单元。当多个常规记忆体阵列中的第二常规记忆体阵列的第二常规记忆体单元毁坏时，冗余记忆体阵列的第二冗余记忆体单元取代第二常规记忆体单元。本实施于冗余记忆体单元的分配上更有弹性亦可改善冗余记忆体单元不足够的问题。
记忆体装置及其修补方法

[发明专利]记忆体装置、动态随机存取记忆体阵列与记忆体阵列-CN202110210088.X在审
发明人：藤原英弘;丘奕勋;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-24 - 公布日： 2021-12-28 - 主分类号： G11C11/408 文献下载
摘要：一种记忆体装置、动态随机存取记忆体阵列与记忆体阵列，记忆体装置包括记忆体阵列，记忆体阵列具有：记忆体阵列的第一列中的第一记忆体单元；记忆体阵列的第一列中的第二记忆体单元；第一读取位元线，在列方向上延伸且连接至第一记忆体单元以自第一记忆体单元读取数据；及第二读取位元线，在列方向上延伸且连接至第二记忆体单元以自第二记忆体单元读取数据。
记忆体装置动态随机存取阵列

[发明专利]半导体结构及其形成方法-CN202210112361.X在审
发明人：陈俊尧;王宏烵;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-29 - 公布日： 2022-12-27 - 主分类号： H01L27/22 文献下载
摘要：本揭示内容是关于包括基板及记忆体阵列的半导体结构及其形成方法。记忆体阵列间隔于基板上方且具有多个列及多个行。此外，记忆体阵列包含在基板上方的共同高度处相邻的第一记忆体单元及第二记忆体单元。第二记忆体单元位于记忆体阵列的边缘且将第一记忆体单元与边缘分开，且第一记忆体单元的顶表面相对于第二记忆体单元的顶表面凹陷。
半导体结构及其形成方法

[发明专利]记忆体装置-CN201811582708.7有效
发明人：吴瑞仁;简汎宇;黄圣财;郑君华 -专利权人：北京时代全芯存储技术股份有限公司
申请日： 2018-12-24 - 公布日： 2023-09-22 - 主分类号： G11C13/00 文献下载
摘要：一种记忆体装置包含记忆体阵列、位元线驱动电路、字元线驱动电路、读写电路、控制器、参考驱动电路。记忆体阵列包含多个记忆体单元。位元线驱动电路用以解译记忆体位元地址并驱动位元线。字元线驱动电路用以解译记忆体字元地址并驱动字元线。读写电路用以读取、写入或重置记忆体单元。控制器用以切换记忆体阵列工作于单记忆体单元模式或双记忆体单元模式。参考驱动电路用以驱动参考行。参考行与多个参考单元位于记忆体阵列里。本实施可依据需求调整至单记忆体单元模式或双记忆体单元模式。
记忆体装置

[实用新型]记忆体装置-CN201822173521.3有效
发明人：吴瑞仁;简汎宇;黄圣财;郑君华 -专利权人：江苏时代全芯存储科技股份有限公司;铨芯科技股份有限公司
申请日： 2018-12-24 - 公布日： 2019-07-12 - 主分类号： G11C13/00 文献下载
摘要：一种记忆体装置包含记忆体阵列、位元线驱动电路、字元线驱动电路、读写电路、控制器、参考驱动电路。记忆体阵列包含多个记忆体单元。位元线驱动电路用以解译记忆体位元地址并驱动位元线。字元线驱动电路用以解译记忆体字元地址并驱动字元线。读写电路用以读取、写入或重置记忆体单元。控制器用以切换记忆体阵列工作于单记忆体单元模式或双记忆体单元模式。参考驱动电路用以驱动参考行。参考行与多个参考单元位于记忆体阵列里。本实施可依据需求调整至单记忆体单元模式或双记忆体单元模式。
记忆体单元记忆体阵列驱动电路参考行位元线字元线参考驱动电路记忆体装置参考单元读写电路控制器驱动解译读取需求调整记忆体体位重置字元写入

[发明专利]记忆体计算电路-CN201910538988.X在审
发明人：陈炎辉;藤原英弘;廖宏仁;张琮永 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-20 - 公布日： 2020-01-07 - 主分类号： G11C7/10 文献下载
摘要：一种电路包括记忆体阵列、用以将数据储存在记忆体阵列的记忆体单元中的写入电路、用以从记忆体阵列的记忆体单元撷取储存数据的读取电路、以及用以对所撷取的储存数据执行一或多个逻辑运算的计算电路。记忆体阵列在写入电路与读取电路之间定位。
记忆体阵列记忆体单元储存数据读取电路写入电路撷取计算电路逻辑运算数据储存电路

[发明专利]测试记忆体装置及其测试方法-CN202110771917.1在审
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-08 - 公布日： 2022-08-30 - 主分类号： H01L27/1157 文献下载
摘要：一种测试记忆体装置及其测试方法，记忆体装置包含多个记忆体子阵列。经由字元线阶梯及多个互连结构来存取这些记忆体子阵列中的每一者。该记忆体装置包含多个测试结构。这些测试结构中的每一者对应于这些记忆体子阵列中的一者，并且包含:(i)测试字元线阶梯，耦合至对应于记忆体子阵列的该字元线阶梯；及(ii)多个测试互连结构，耦合至对应于记忆体子阵列的这些互连结构。
测试记忆体装置及其方法

[发明专利]记忆体测试阵列及其测试方法-CN201910257457.3在审
发明人：张雄世;廖昱程;蔡孟学 -专利权人：江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司
申请日： 2019-04-01 - 公布日： 2019-07-05 - 主分类号： G11C29/56 文献下载
摘要：一种记忆体测试阵列及其测试方法，记忆体测试阵列包含第一记忆体阵列、第二记忆体阵列、及多个第一共用导电垫。第一记忆体阵列包含多条第一位元线及多条第一字元线。第二记忆体阵列与第一记忆体阵列相邻，且包含多条第二位元线及多条第二字元线。每个第一共用导电垫具有第一端及第二端，第一端及第二端分别耦接于第一位元线及第二位元线，或者分别耦接于第一字元线及第二字元线。本发明的记忆体测试阵列可以有效节省记忆体测试晶片的面积，并使测试过程更有效率。
记忆体阵列位元线字元线导电垫第一端耦接测试测试过程测试晶片记忆体

[发明专利]记忆体装置、记忆体系统及制造记忆体装置的方法-CN202210362489.1在审
发明人：张盟昇;黄家恩;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-07 - 公布日： 2023-02-03 - 主分类号： H01L27/092 文献下载
摘要：一种记忆体装置、记忆体系统及制造记忆体装置的方法，记忆体装置包括记忆体阵列，记忆体阵列包括多个记忆体单元。记忆体单元中的每一者包括第一编程晶体管、第二编程晶体管、串联耦接到第一编程晶体管的第一读取晶体管以及串联耦接到第二编程晶体管的第二读取晶体管。记忆体装置包括可操作地耦接到记忆体阵列的认证电路。认证电路用以基于记忆体单元的相应逻辑状态生成物理不可复制函数签名。上述逻辑状态是基于对应的第一编程晶体管或第二编程晶体管的先前分解来检测。
记忆体装置系统制造方法

[发明专利]记忆体装置-CN201811591546.3有效
发明人：吴瑞仁;简汎宇;黄圣财;郑君华 -专利权人：北京时代全芯存储技术股份有限公司
申请日： 2018-12-25 - 公布日： 2023-08-15 - 主分类号： G11C13/00 文献下载
摘要：一种记忆体装置，包含第一、第二记忆体阵列、第一、第二位元线驱动电路、第一、第二字元线驱动电路、读写电路、控制器以及第一、第二参考驱动电路。第一、第二记忆体阵列包含多个记忆体单元。第一、第二位元线驱动电路用以解译记忆体位元地址并驱动位元线。第一、第二字元线驱动电路用以解译记忆体字元地址并驱动字元线。读写电路用以读取、写入或重置记忆体单元。控制器用以切换第一、第二记忆体阵列工作于单记忆体单元模式或双记忆体单元模式。第一、第二参考驱动电路用以驱动参考行。本实施可依据需求调整至单记忆体单元模式或双记忆体单元模式。
记忆体装置

[实用新型]记忆体装置-CN201822188348.4有效
发明人：吴瑞仁;简汎宇;黄圣财;郑君华 -专利权人：江苏时代全芯存储科技股份有限公司;铨芯科技股份有限公司
申请日： 2018-12-25 - 公布日： 2019-07-12 - 主分类号： G11C13/00 文献下载
摘要：一种记忆体装置，包含第一、第二记忆体阵列、第一、第二位元线驱动电路、第一、第二字元线驱动电路、读写电路、控制器以及第一、第二参考驱动电路。第一、第二记忆体阵列包含多个记忆体单元。第一、第二位元线驱动电路用以解译记忆体位元地址并驱动位元线。第一、第二字元线驱动电路用以解译记忆体字元地址并驱动字元线。读写电路用以读取、写入或重置记忆体单元。控制器用以切换第一、第二记忆体阵列工作于单记忆体单元模式或双记忆体单元模式。第一、第二参考驱动电路用以驱动参考行。本实施可依据需求调整至单记忆体单元模式或双记忆体单元模式。
记忆体单元驱动电路记忆体阵列位元线字元线参考驱动电路记忆体装置读写电路控制器驱动解译读取需求调整参考行记忆体体位重置字元写入

[发明专利]记忆体装置-CN201910491969.6在审
发明人：桑吉夫·库马尔·甄恩;辛达誉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-06 - 公布日： 2020-01-24 - 主分类号： G11C11/417 文献下载
摘要：一种记忆体装置，包含记忆体单元阵列、多个周边电路以及电力控制电路。周边电路可操作地连结至记忆体单元阵列。电力控制电路用以控制电力应用个别至周边电路中的每个及记忆体单元阵列。
记忆体单元周边电路电力控制电路记忆体装置电力应用可操作地连结

[实用新型]记忆体测试阵列-CN201920429426.7有效
发明人：张雄世;廖昱程;蔡孟学 -专利权人：江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司
申请日： 2019-04-01 - 公布日： 2019-10-15 - 主分类号： G11C29/56 文献下载
摘要：一种记忆体测试阵列，包含第一记忆体阵列、第二记忆体阵列、及多个第一共用导电垫。第一记忆体阵列包含多条第一位元线及多条第一字元线。第二记忆体阵列与第一记忆体阵列相邻，且包含多条第二位元线及多条第二字元线。每个第一共用导电垫具有第一端及第二端，第一端及第二端分别耦接于第一位元线及第二位元线，或者分别耦接于第一字元线及第二字元线。本实用新型的记忆体测试阵列可以有效节省记忆体测试晶片的面积，并使测试过程更有效率。
记忆体阵列位元线字元线导电垫第一端耦接本实用新型测试过程测试晶片记忆体

[发明专利]反及闸记忆体阵列格、反及闸快闪记忆体及其资料处理方法-CN200880109689.4无效
发明人：崔雄林 -专利权人：崔雄林
申请日： 2008-09-10 - 公布日： 2010-08-18 - 主分类号： G11C16/02 文献下载
摘要：本发明提供了一种可在热载流子注入方案中编程的反及闸记忆体阵列格，一种具有所述反及闸记忆体阵列格的反及闸快闪记忆体，以及一种用于所述反及闸快闪记忆体的资料处理方法。所述反及闸记忆体阵列格包括一个选择晶体管和至少两个储存晶体管。所述反及闸记忆体阵列格可透过控制体偏压和加入于一闸极的一电压，而在所述热载子注入方案中进行编程。
记忆体阵列闸快闪及其资料处理方法

[发明专利]记忆体单元阵列及其形成方法-CN201910414248.5有效
发明人：翁啟翔;池育德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-05-17 - 公布日： 2021-04-09 - 主分类号： H01L27/24 文献下载
摘要：一种记忆体单元阵列及其形成方法，记忆体单元阵列包括第一纵行的记忆体单元、第二纵行的记忆体单元、第一位线、第二位线、和源极线。第二纵行的记忆体单元在第一方向上与第一纵行的记忆体单元分隔。第一纵行的记忆体单元和第二纵行的记忆体单元排列在第二方向上。第一位线耦合到第一纵行的记忆体单元并沿第二方向延伸。第二位线耦合到第二纵行的记忆体单元并沿第二方向延伸。源极线沿第二方向延伸，耦合到第一纵行的记忆体单元和第二纵行的记忆体单元。
记忆体单元阵列及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条