“蚀刻掩膜”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果933680个，建议您升级VIP下载更多相关专利

[发明专利]对于具有三层掩膜的蚀刻线弯曲和倾斜的预防-CN201210129355.1有效
发明人：安云今;竹下健二;高桥仁 -专利权人：朗姆研究公司
申请日： 2012-04-27 - 公布日： 2012-10-31 - 主分类号： H01L21/027 文献下载
摘要：一种对于具有三层掩膜的蚀刻线弯曲和倾斜的预防。提供了一种在蚀刻层上蚀刻特征的方法。用硬掩膜作为蚀刻掩膜，蚀刻有机掩膜层。通过针对所述有机掩膜和蚀刻层选择性地蚀刻所述硬掩膜，从而去除硬掩膜。用所述有机掩膜作为蚀刻掩膜，在所述蚀刻层上蚀刻特征。
对于具有三层蚀刻弯曲倾斜预防

[发明专利]一种高分辨率掩膜条、掩膜板及掩膜条的制作方法-CN202310441040.9在审
发明人：张麒麟;林泽 -专利权人：福建华佳彩有限公司
申请日： 2023-04-23 - 公布日： 2023-08-04 - 主分类号： C23C14/04 文献下载
摘要：本发明公开了一种高分辨率掩膜条、掩膜板及掩膜条的制作方法，涉及高精细掩膜板技术领域。所述高分辨率掩膜条包括：蒸镀子像素开孔区，对应于显示面板区域设置；蚀刻减薄区，蚀刻形成于所述高分辨率掩膜条的第二蚀刻面，且面积大于所述蒸镀子像素开孔区；补偿蚀刻区，蚀刻形成于所述高分辨率掩膜条的第一蚀刻面，且位于两蒸镀子像素开孔区之间，用于补偿所述蚀刻减薄区。本发明提供的一种高分辨率掩膜条、掩膜板及掩膜条的制作方法，通过在掩膜条两面分别蚀刻形成蚀刻减薄区和补偿蚀刻区，并在蚀刻减薄区内形成蒸镀子像素开孔区，从而减小像素开孔间隙以提高分辨率。
一种高分辨率掩膜条掩膜板制作方法

[发明专利]制造包括多孔电介质层的半导体器件的方法-CN202210531080.8在审
发明人：金钟天;李炫哲;金基正;申东辉;洪贤实 -专利权人：三星电子株式会社
申请日： 2022-05-16 - 公布日： 2023-03-14 - 主分类号： H01L21/768 文献下载
摘要：一种制造半导体器件的方法及由此制造的器件，所述方法包括：在衬底上顺序地堆叠层间绝缘层、多孔电介质层、第一掩膜层和第二掩膜层；蚀刻所述第二掩膜层以形成初步掩膜图案；蚀刻所述初步掩膜图案以形成第二掩膜图案；使用所述第二掩膜图案作为蚀刻掩膜来蚀刻所述第一掩膜层以形成第一掩膜图案；使用所述第一掩膜图案作为蚀刻掩膜来蚀刻所述多孔电介质层以形成凹槽；以及分别在所述凹槽中形成互连图案，其中，所述多孔电介质层包括SiOCH，并且所述第一掩膜层包括无碳氧化硅(SiO2)。
制造包括多孔电介质半导体器件方法

[发明专利]双重图形化方法及双重图形化结构-CN201711474154.4有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2017-12-29 - 公布日： 2021-10-19 - 主分类号： H01L21/308 文献下载
摘要：本发明涉及一种双重图形化方法及双重图形化结构，包括提供衬底，在衬底上形成硬掩膜层，在硬掩膜层上形成光刻层并使其图案化，硬掩膜层包含碳化物；采用第一蚀刻气体蚀刻硬掩膜层的上部；采用第二蚀刻气体蚀刻硬掩膜层的下部，直至暴露出衬底的上表面，以在硬掩膜层中形成硬掩膜图案；第二蚀刻气体对硬掩膜层的下部的蚀刻模式同时包含物理物性刻蚀和化学生成反应的离子轰击，使硬掩膜图案侧壁间的空白区的最大间隙尺寸及最小间隙尺寸皆控制在空白区的上开口尺寸的容许误差值本发明分两次对硬掩膜层进行蚀刻，且两次蚀刻所用蚀刻气体不同，因此保证蚀刻出的硬掩膜图案的侧壁更加垂直。
双重图形方法结构

[发明专利]用于制造半导体器件的方法-CN200710000860.5无效
发明人：金永俊;朴相昱 -专利权人：海力士半导体有限公司
申请日： 2007-01-12 - 公布日： 2007-09-05 - 主分类号： H01L21/027 文献下载
摘要：一种用于制造半导体器件的方法，包括：在蚀刻目标层上形成多个蚀刻掩膜图案，每个所述蚀刻掩膜图案包括第一硬掩膜、第一垫层、以及第二垫层；在所述蚀刻掩膜图案的两个侧壁上形成间隔物，所述间隔物包括与所述第一垫层基本相同的材料；在所述结果衬底结构之上形成第二硬掩膜直到所述蚀刻掩膜图案之间的间隙被填充，所述第二硬掩膜包括与所述第一硬掩膜不同但与所述第二垫层基本相同的材料；平坦化所述第二硬掩膜直到所述第一垫层被暴露；去除所述第一垫层和所述间隔物；以及使用剩余的所述第一和第二硬掩膜作为蚀刻阻挡层来蚀刻所述蚀刻目标层。
用于制造半导体器件方法

[实用新型]一种高分辨率掩膜条及掩膜板-CN202320928474.7有效
发明人：张麒麟;林泽 -专利权人：福建华佳彩有限公司
申请日： 2023-04-23 - 公布日： 2023-09-01 - 主分类号： C23C14/04 文献下载
摘要：本实用新型公开了一种高分辨率掩膜条及掩膜板，涉及高精细掩膜板技术领域。所述高分辨率掩膜条包括：蒸镀子像素开孔区，对应于显示面板区域设置；蚀刻减薄区，蚀刻形成于所述高分辨率掩膜条的第二蚀刻面，且面积大于所述蒸镀子像素开孔区；补偿蚀刻区，蚀刻形成于所述高分辨率掩膜条的第一蚀刻面，且位于两蒸镀子像素开孔区之间，用于补偿所述蚀刻减薄区。本实用新型提供的一种高分辨率掩膜条及掩膜板，通过在掩膜条两面分别蚀刻形成蚀刻减薄区和补偿蚀刻区，并在蚀刻减薄区内形成蒸镀子像素开孔区，从而减小像素开孔间隙以提高分辨率。
一种高分辨率掩膜条掩膜板

[实用新型]一种小尺寸掩膜版显影蚀刻一体化设备-CN202320789496.X有效
发明人：魏晖 -专利权人：合肥清溢光电有限公司
申请日： 2023-04-11 - 公布日： 2023-07-21 - 主分类号： G03F7/30 文献下载
摘要：本实用新型公开了一种小尺寸掩膜版显影蚀刻一体化设备，包括与待显影蚀刻掩膜版尺寸相适应的显影蚀刻腔，显影蚀刻腔顶部设置有腔口，腔口上设置有腔盖；显影蚀刻腔内设置有若干喷嘴和用于放置待显影蚀刻掩膜版的升降托台，喷嘴后部连接有显影液罐、蚀刻液罐和纯水罐，喷嘴前端均朝向置于升降托台上的待显影蚀刻掩膜版；升降托台上升由腔口位置伸出，完成待显影蚀刻掩膜版上下料；本实用新型的小尺寸掩膜版显影蚀刻一体化设备，专用于小尺寸测试掩膜版的显影蚀刻生产
一种尺寸掩膜版显影蚀刻一体化设备

[发明专利]形成半导体结构的方法以及半导体结构-CN200510112744.3有效
发明人： S·M·尚克;J·A·特拉帕索;Y·L·尼诺米亚;J·马林;J·克莱因;D·丹格;B·W·波思;M·D·拉格奎斯特 -专利权人：国际商业机器公司
申请日： 2005-10-12 - 公布日： 2006-09-06 - 主分类号： H01L21/3065 文献下载
摘要：一种在半导体衬底中蚀刻深沟槽的方法，所述方法包括以下步骤：(a)在所述半导体衬底的顶部上形成硬掩膜层，(b)在所述硬掩膜层中蚀刻硬掩膜开口，以使所述半导体衬底通过所述硬掩膜层开口暴露于空气中，其中所述蚀刻所述硬掩膜开口的步骤包括蚀刻所述硬掩膜开口的底部部分的步骤，以使所述硬掩膜开口的所述底部部分的侧壁基本上垂直，以及(c)通过所述硬掩膜开口在所述衬底中蚀刻深沟槽。
形成半导体结构方法以及

[发明专利]用高蚀刻速率抗蚀剂掩膜进行蚀刻-CN200880123037.6有效
发明人：安德鲁·R·罗马诺;列扎·S·M·萨德贾迪 -专利权人：朗姆研究公司
申请日： 2008-12-05 - 公布日： 2011-04-06 - 主分类号： H01L21/027 文献下载
摘要：提供一种将特征蚀刻入蚀刻层的方法。在该蚀刻层上方形成图案化掩膜，其中该图案化掩膜是高蚀刻速率光阻材料的，其中该图案化掩膜具有图案化掩膜特征。通过执行循环沉积，在该高蚀刻速率光阻材料的图案化掩膜上沉积保护层，其中每个循环包含在该暴露表面上方沉积沉积层的沉积阶段，该暴露表面包括该高蚀刻速率光阻材料的图案化掩膜的侧壁以及用于提供竖直侧壁的轮廓整形阶段使用该保护层作为掩膜将特征蚀刻入该蚀刻层。除去该保护层。
蚀刻速率抗蚀剂掩膜进行

[发明专利]蚀刻方法以及蚀刻装置-CN200680040765.1无效
发明人：野泽俊久;西哲也 -专利权人：东京毅力科创株式会社
申请日： 2006-10-26 - 公布日： 2008-11-05 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供蚀刻方法以及蚀刻装置，该蚀刻方法用于蚀刻形成在被处理体表面的被加工层，其特征在于，该蚀刻方法具有：保护膜形成工序，在上述被处理体表面均匀形成保护层；掩膜形成工序，通过在上述保护层上形成规定的蚀刻用凹部来形成图案化的蚀刻掩膜；抗等离子膜形成工序，包括上述蚀刻用凹部的底部以及侧面在内，在上述蚀刻掩膜的整个表面形成抗等离子膜；底部抗等离子膜除去工序，除去形成在上述蚀刻用凹部底部的上述抗等离子膜；蚀刻工序，在上述底部抗等离子膜除去工序之后将上述蚀刻掩膜作为掩膜对上述被加工层进行蚀刻
蚀刻方法以及装置

[发明专利]掩膜结构及其形成方法-CN202310730122.5在审
发明人：陈坤;唐星 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-16 - 公布日： 2023-09-05 - 主分类号： G03F1/70 文献下载
摘要：本公开是关于半导体技术领域，涉及一种掩膜结构及其形成方法，该形成方法包括：形成依次层叠分布的待图案化膜层、第一掩膜层、遮光层以及第一光阻层；在第一光阻层内形成第一显影区；在第一显影区对遮光层进行蚀刻，以形成露出第一掩膜层的第一掩膜图案；对第一掩膜图案内暴露出的第一掩膜层进行蚀刻，以形成多个间隔分布的第二掩膜图案；以第二掩膜图案为掩膜对待图案化膜层进行蚀刻，以形成目标掩膜图案，第一掩膜层与待图案化膜层的蚀刻选择比大于遮光层与待图案化膜层的蚀刻选择比本公开的形成方法可提高掩膜图案的分辨率。
膜结构及其形成方法

[发明专利]掩膜板的定位方法、装置、电子设备和存储介质-CN202310805456.4在审
发明人：黄远科 -专利权人：乐金显示光电科技（中国）有限公司
申请日： 2023-07-03 - 公布日： 2023-09-01 - 主分类号： G03F1/42 文献下载
摘要：本发明公开了一种掩膜板的定位方法、装置、电子设备和存储介质，包括：获取当前批次的多块玻璃的蚀刻信息，在对待蚀刻玻璃所使用的掩膜板进行定位时，基于蚀刻信息确定待蚀刻玻璃蚀刻第一层图案时所使用的目标光刻机，判断是否存在采用目标光刻机蚀刻第一层图案，并在当前光刻机蚀刻第n层图案时采用第一定位模式对掩膜板进行定位的目标已蚀刻玻璃，若是，基于目标已蚀刻玻璃蚀刻第n层图案时掩膜板的补偿数据和待蚀刻玻璃上的定位标识，采用第二定位模式对掩膜板进行定位，若否，基于待蚀刻玻璃上的定位标识采用第一定位模式对掩膜板进行定位，实现了蚀刻第一层图案的目标光刻机不同选择不同的定位模式对掩膜板定位，提高了掩膜板的定位精度。
掩膜板定位方法装置电子设备存储介质

[发明专利]一种半导体器件的制备方法-CN201210323854.4在审
发明人：张海洋;周俊卿 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-09-04 - 公布日： 2014-03-26 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上依次形成蚀刻停止层、介电层、硬掩膜叠层以及金属硬掩膜层；蚀刻所述金属硬掩膜层，形成开口；以所述金属硬掩膜层为掩膜，蚀刻所述硬掩膜叠层、介电层，形成侧壁倾斜的锥形沟槽，其中，通过提高所述蚀刻温度和/或蚀刻气体的流量以在形成上述锥形沟槽的同时完全去除所述金属硬掩膜层。在本发明中通过提高所述蚀刻温度、蚀刻气体的流量从而形成锥形沟槽，在形成上述锥形沟槽的同时完全去除所述金属硬掩膜层，从而最上层硬掩膜叠层获得更大的开口，利用所述锥形沟槽能获得更好的填充效果，提高了半导体器件的良率
一种半导体器件制备方法

[发明专利]利用钨作为牺牲硬掩膜制造半导体器件的方法-CN200510073045.2有效
发明人：金光玉;曹允硕;文承灿;郑镇基;李圣权;宣俊劦;李东德;金镇雄;尹奎汉 -专利权人：海力士半导体有限公司
申请日： 2005-05-30 - 公布日： 2006-04-19 - 主分类号： H01L21/027 文献下载
摘要：本发明涉及一种使用钨作为牺牲硬掩膜材料来制造半导体器件的方法。该方法包括以下步骤：在蚀刻目标层上形成一个层；在该层上形成光刻胶图案；通过使用该光刻胶图案为蚀刻掩膜连同使用含有CHF₃气体的等离子体来蚀刻该层以形成牺牲硬掩膜；以及通过使用至少该牺牲硬掩膜作为蚀刻掩膜来蚀刻该蚀刻目标层
利用作为牺牲硬掩膜制造半导体器件方法

[发明专利]形成图案的方法和使用该方法制造半导体装置的方法-CN201911080316.5在审
发明人：李明东;崔民洙;安浚赫;韩成熙;洪世罗 -专利权人：三星电子株式会社
申请日： 2019-11-07 - 公布日： 2020-07-14 - 主分类号： H01L21/033 文献下载
摘要：在目标层上形成第一掩膜层和第二掩膜层。图案化第二掩膜层以形成第二掩膜图案，每个第二掩膜图案具有菱形形状，菱形形状具有第一对角线和第二对角线。通过蚀刻对第二掩膜图案执行修整处理以形成第二掩膜。每个第二掩膜图案的相对的第一顶点的第一部分比每个第二掩膜图案的相对的第二顶点的第二部分蚀刻得更多。相对的第一顶点之间的第一对角线的长度大于相对的第二顶点之间的第二对角线的长度。通过使用第二掩膜作为蚀刻掩膜蚀刻第一掩膜层，来图案化第一掩膜层以形成第一掩膜。通过使用第一掩膜作为蚀刻掩膜蚀刻目标层，来图案化目标层以形成目标图案。
形成图案方法使用制造半导体装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条