“硬件加速”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果349457个，建议您升级VIP下载更多相关专利

[发明专利]处理系统及其访存方法-CN201710796762.0有效
发明人：胡迪;齐宗普;赵薇;喻津;孟磊 -专利权人：上海兆芯集成电路有限公司
申请日： 2017-09-06 - 公布日： 2020-04-07 - 主分类号： G06F13/16 文献下载
摘要：一种处理系统及其访存方法，处理系统包括：高速缓存器、主机存储器、中央处理器以及硬件加速器。中央处理器访问高速缓存器以及主机存储器，且发出至少一指令。硬件加速器根据指令的访存行为，操作于非时间局部性访存模式以及时间局部性访存模式之一。当操作于非时间局部性访存模式时，硬件加速器通过加速器接口访问主机存储器。当操作于时间局部性访存模式时，硬件加速器通过加速器接口访问高速缓存器。本发明不仅可避免污染高速缓存器，还可增进访存效率。
处理系统及其方法

[发明专利]硬件加速器引擎-CN201710912345.8有效
发明人： T·勃伊施;G·德索利 -专利权人：意法半导体股份有限公司;意法半导体国际有限公司
申请日： 2017-09-29 - 公布日： 2022-08-23 - 主分类号： G06N3/063 文献下载
摘要：本公开涉及硬件加速器引擎。实施例涉及支持深度神经网络算法卷积阶段的有效映射的硬件加速器引擎。硬件加速器引擎包括多个卷积加速器，并且多个卷积加速器中的每一个包括内核缓冲器、特征线缓冲器和多个乘法累加(MAC)单元。MAC单元被布置为对从内核缓冲器和特征线缓冲器两者接收的数据进行乘法和累加。硬件加速器引擎还包括耦合到串流开关的输出总线端口的至少一个输入总线、耦合到串流开关的输入总线端口的至少一个输出总线、或硬连线到串流开关的相应输出总线和输入总线端口的至少一个输入总线和至少一个输出总线。
硬件加速器引擎

[实用新型]硬件加速器引擎-CN201721270095.4有效
发明人： T·勃伊施;G·德索利 -专利权人：意法半导体股份有限公司;意法半导体国际有限公司
申请日： 2017-09-29 - 公布日： 2018-08-14 - 主分类号： G06N3/063 文献下载
摘要：本公开涉及硬件加速器引擎。实施例涉及支持深度神经网络算法卷积阶段的有效映射的硬件加速器引擎。硬件加速器引擎包括多个卷积加速器，并且多个卷积加速器中的每一个包括内核缓冲器、特征线缓冲器和多个乘法累加(MAC)单元。MAC单元被布置为对从内核缓冲器和特征线缓冲器两者接收的数据进行乘法和累加。硬件加速器引擎还包括耦合到串流开关的输出总线端口的至少一个输入总线、耦合到串流开关的输入总线端口的至少一个输出总线、或硬连线到串流开关的相应输出总线和输入总线端口的至少一个输入总线和至少一个输出总线。
硬件加速器缓冲器引擎输出总线输入总线串流卷积乘法累加加速器特征线耦合到内核神经网络算法硬连线映射

[发明专利]图像帧的渲染方法、显示设备和计算机可读存储介质-CN202010469100.4在审
发明人：孟新彬 -专利权人：上海惠芽信息技术有限公司
申请日： 2020-05-28 - 公布日： 2021-12-03 - 主分类号： G06T1/20 文献下载
摘要：本申请公开了一种图像帧的渲染方法、显示设备和计算机可读存储介质，所述图像帧的渲染方法包括：获取目标图像帧；利用GPU硬件加速对所述目标图像帧进行渲染；检测到所述目标图像帧渲染完成，延迟预设时间后关闭所述GPU硬件加速。通过上述方法，本申请能够避免在关闭GPU硬件加速渲染后屏幕瞬间偏蓝，提高用户使用体验。
图像渲染方法显示设备计算机可读存储介质

[发明专利]硬件加速器和硬件加速器方法-CN202210115706.7在审
发明人：朴俊基;刘濬相;张准祐 -专利权人：三星电子株式会社
申请日： 2022-02-07 - 公布日： 2022-11-22 - 主分类号： G06N3/063 文献下载
摘要：公开了硬件加速器和硬件加速器方法。所述硬件加速器方法包括：接收输入数据；从主机加载查找表(LUT)；通过将输入数据输入到比较器来确定LUT的地址；基于所述地址获得与输入数据对应的LUT的值；以及基于LUT的值确定与输入数据对应的非线性函数的值
硬件加速器方法

[发明专利]一种云中心硬件加速计算力的分配方法、系统和云中心-CN201810436612.3有效
发明人：孙善宝;于治楼;姜凯 -专利权人：山东浪潮科学研究院有限公司
申请日： 2018-05-09 - 公布日： 2021-08-24 - 主分类号： G06F9/50 文献下载
摘要：本发明提供了一种云中心硬件加速计算力的分配方法、系统和云中心，包括：预先设置至少两个现场可编程门阵列FPGA加速卡；记录每一个所述FPGA加速卡的硬件计算力；接收至少一个外部客户端发送的FPGA硬件资源申请；针对每一个所述外部客户端，根据所述FPGA硬件资源申请中的预估计算力和每一个所述硬件计算力，为所述FPGA硬件资源申请分配云中心硬件加速计算力；确定至少一个最优FPGA加速卡，其中，每一个所述最优FPGA加速卡的硬件计算力之和等于所述云中心硬件加速计算力；利用每一个所述最优FPGA加速卡为所述硬件资源申请对应的业务加速。本方案能够提高服务端业务加速能力。
一种中心硬件加速计算分配方法系统

[发明专利]基于PLI-VPI和专用加速硬件的仿真硬件加速器-CN201410849200.4在审
发明人：杨利民 -专利权人：天津益华微电子有限公司
申请日： 2014-12-31 - 公布日： 2016-07-27 - 主分类号： G06F11/26 文献下载
摘要：本发明创造设计一种利用高端多核中央处理器CPU以及基于PCIe快速互联总线的专用仿真加速处理器(VPU)上大量逻辑运算处理单元体系结构的并行性，通过业界PLI/VPI接口协议标准和行业内标准仿真工具软件无缝链接，结合并行处理软硬件技术来构建加速硬件的仿真硬件加速器，该加速器是由中央处理器CPU，主板芯片组，内存，硬盘，光驱，电源，扩展口，专用硬件加速卡PCIE卡组成。所述中央处理器CPU包括4wayCPU；所述专用硬件加速卡包括4way专用硬件加速卡，形成SOC计算阵列；本发明创造提高了仿真效率，减少了仿真复杂度，缩短了仿真时间，为集成电路系统设计中完成了关键的一环
基于 pli vpi 专用加速硬件仿真加速器

[发明专利]硬件加速系统、方法及相关装置-CN202310502779.6有效
发明人：郑瀚寻;马学韬;杨龚轶凡;闯小明;陆涵枭 -专利权人：苏州仰思坪半导体有限公司
申请日： 2023-05-06 - 公布日： 2023-08-18 - 主分类号： G06T1/20 文献下载
摘要：本申请实施例提供了一种硬件加速系统、方法及相关装置。该方法包括：处理器获取第一可执行程序；识别第一可执行程序中的待加速模块；待加速模块用于实现第一可执行程序中的特定计算功能，第一可执行程序中多个待加速模块按照顺序执行；将待加速模块重新构建为目标模块得到第二可执行程序；第二可执行程序中多个目标模块并发执行以实现对物体定位程序的硬件加速；将第二可执行程序发送给FPGA，以使FPGA执行第二可执行程序，实现对物体定位系统的硬件加速。通过将可执行程序中按照顺序执行的待加速模块更新为并发执行的目标模块，本申请能够实现对可执行程序中特定计算功能的硬件加速，在硬件电路结构层面上架构出流水线模式，提升数据处理效率。
硬件加速系统方法相关装置

[发明专利]将基于图像的跟踪操作从通用处理单元卸载到硬件加速器单元的系统和方法-CN201880095438.9在审
发明人：奥斯卡·林德;克里斯蒂安·福斯特 -专利权人：脸谱科技有限责任公司
申请日： 2018-07-09 - 公布日： 2021-02-12 - 主分类号： G06T1/20 文献下载
摘要：所公开的用于将基于图像的跟踪操作从通用处理单元卸载到硬件加速器单元的计算机实现的方法可以包括：(1)将成像数据从成像设备发送到硬件加速器单元；以及(2)指示硬件加速器单元生成从成像设备发送的成像数据的多尺度表示；(3)为一组基于图像的跟踪操作准备一组输入数据；以及(4)指示硬件加速器单元使用所生成的成像数据的多尺度表示和所准备的该组输入数据来执行该组基于图像的跟踪操作。
基于图像跟踪操作通用处理单元卸载硬件加速器系统方法

[发明专利]一种IES联合FPGA硬件仿真加速系统-CN201910060694.0有效
发明人：孙宇明;江云松;高猛;于志杰;田甜;童宗挺;朱倩;赵欢;赵鹏;李铀;尤静;姚春月 -专利权人：北京轩宇信息技术有限公司
申请日： 2019-01-23 - 公布日： 2023-08-29 - 主分类号： G06F30/331 文献下载
摘要：本发明提供了一种IES联合FPGA硬件仿真加速系统，该系统包括IES仿真模块、软硬件通信模块和FPGA硬件加速模块。IES仿真模块，按照预设的仿真时钟频率，循环提取预设时间段内被测FPGA设计的并行激励数据，将其发送到FPGA硬件加速模块；从FPGA硬件加速模块中循环提取被测FPGA设计的测试数据，按照相应的时序转换为被测FPGA设计仿真结果并显示；FPGA硬件加速模块，接收并行激励数据并存储至输入缓冲区中；产生测试激励时钟和被测FPGA设计各时钟域工作时钟，驱动输入缓冲区输出并行激励数据至被测FPGA设计；在并行激励数据的作用下
一种 ies 联合 fpga 硬件仿真加速系统

[发明专利]一种软硬件协同的报文加速方法和装置-CN202010717720.5有效
发明人：王中辉;朱圣龙;谢绍新;张伟 -专利权人：烽火通信科技股份有限公司;武汉飞思灵微电子技术有限公司
申请日： 2020-07-23 - 公布日： 2022-04-15 - 主分类号： H04L47/125 文献下载
摘要：本发明公开了一种软硬件协同的报文加速方法和装置，该报文加速方法包括：软件加速层判断报文中是否携带有标记信息；若报文中没有携带标记信息，则通过协议栈对报文进行转发，并根据协议栈的转发结果得到报文的硬件加速行为和软件加速行为；软件加速层根据报文的业务类型分配标记信息，依据标记信息建立业务处理模块，并将软件加速行为下发至业务处理模块；软件加速层根据报文的特征信息建立硬件查找规则，并建立硬件查找规则、硬件加速行为和标记信息的第一关联关系，将第一关联关系下发至硬件加速层；若报文中携带有标记信息，则根据报文的标记信息将报文分配至相应的业务处理模块，业务处理模块根据相应的软件加速行为对报文进行软件加速。
一种软硬件协同报文加速方法装置

[发明专利]SSD数据拷贝的加速实现方法、装置和计算机设备-CN202210731391.9在审
发明人：韩道静;马鹏;付东松 -专利权人：苏州忆联信息系统有限公司
申请日： 2022-06-24 - 公布日： 2022-10-14 - 主分类号： G06F3/06 文献下载
摘要：本申请涉及一种SSD数据拷贝的加速实现方法、装置、计算机设备和存储介质，其中该方法包括：固件下发拷贝数据的描述符给NFI进行NAND的数据拷贝，所述NFI中设有硬件加速模块；将源数据从NAND的Block中读出并进行数据校验；所述硬件加速模块同时将NFI读取的数据写入到NAND的目的Block中；当所有数据读取完成后，所述硬件加速模块检查数据校验的结果；若所有的数据均正确，则所述硬件加速模块下发NAND本发明在NFI中设计一个硬件急速加速机制，将NAND中一个Block中的数据快速写入到另外一个Block中，无需内存且减少固件的操作，进而有效地提升数据拷贝效率。
ssd 数据拷贝加速实现方法装置计算机设备

[发明专利]用于多用户场景的上行信道估计方法及系统-CN201410445318.0在审
发明人：俞林宏 -专利权人：武汉邮电科学研究院
申请日： 2014-09-03 - 公布日： 2015-01-21 - 主分类号： H04L27/26 文献下载
摘要：一种用于多用户场景的上行信道估计方法及系统，包括进行前端处理，资源解映射，复相关；并行执行离散傅里叶逆变换和时域平滑，当硬件加速器DFTPE对第i-1个用户的离散傅里叶逆变换完成时，核做第i-1个用户的时域平滑处理，同时硬件加速器DFPTE继续第i个用户的离散傅里叶逆变换；并行执行离散傅里叶变换和均衡以及后继处理，硬件加速器DFTPE对第i-1个用户的离散傅里叶变换完成时，核做第i-1个用户的均衡以及后继处理，同时硬件加速器本发明根据多用户场景的特点，用硬件加速器DFPTE和DSP核并行计算，完成信道估计，降低数据处理时间，提高接收机运算效率。
用于多用户场景上行信道估计方法系统

[发明专利]可编程逻辑电路中硬件加速器镜像的测试与修复-CN201380073319.0在审
发明人： E·克鲁格里克 -专利权人：英派尔科技开发有限公司
申请日： 2013-02-19 - 公布日： 2015-10-28 - 主分类号： G05B19/05 文献下载
摘要：本文中描述的技术一般包括用于可编程逻辑电路中的硬件加速器镜像的测试和修复的方法。在包括多个可编程逻辑电路的处理器芯片中，通过用复制的硬件加速器镜像对测试电路编程以及使测试电路处于与第一可编程逻辑电路相同的逻辑状态，来测试被编程到第一可编程逻辑电路中的硬件加速器镜像。将来自第一可编程逻辑电路的输出和来自测试电路的输出进行比较表明被编程到第一可编程逻辑电路中的硬件加速器镜像的精度。测试电路可以取代第一可编程逻辑电路，或者测试电路可被重新编程，用来测试被编程到处理器芯片的其他可编程逻辑电路中的其他硬件加速器镜像。
可编程逻辑电路硬件加速器测试修复

[发明专利]数据处理方法、装置、电子设备以及可读存储介质-CN202211729714.7在审
发明人：王涛;张衡;李锋;王献东;袁致远;张俊平 -专利权人：天翼云科技有限公司
申请日： 2022-12-30 - 公布日： 2023-06-23 - 主分类号： G06F9/455 文献下载
摘要：在本发明实施中提供了一种数据处理方法、装置、电子设备以及可读存储介质，该方法通过在接收到对虚拟机的启动指令的情况下，获取虚拟机的配置文件；在配置文件中包含硬件加速参数项的情况下，在虚拟机的存储处理器的命令参数中增加硬件加速参数项的参数值；响应于对目标数据的存取指令，通过存储处理器调用命令参数中的参数值所指示的硬件加速单元对目标数据进行加解密处理；通过存储处理器对经过加解密处理后的目标数据执行存取操作。这样，可以在对目标数据进行存取时，使存储处理器在运行过程中可以调用硬件加速参数项所指示的硬件加速单元进行加解密处理，无需通过CPU进行加解密操作，释放CPU的算力，优化宿主机整体性能。
数据处理方法装置电子设备以及可读存储介质

首页
«上一页
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
下一页»
尾页
共 100000 条