“时钟同步电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2101819个，建议您升级VIP下载更多相关专利

[实用新型]分布式同步信号生成电路-CN201420181104.2有效
发明人：郑志刚;杨松 -专利权人：成都雷思特电子科技有限责任公司
申请日： 2014-04-15 - 公布日： 2014-09-10 - 主分类号： H03L7/00 文献下载
摘要：本实用新型公开了一种分布式同步信号生成电路，它包括时钟电路、同步电路、多个DAC电路以及配套的射频同轴电缆，时钟电路包括多个信号输出端，每个信号输出端通过射频同轴电缆与对应的DAC电路的时钟输入端相连，同步电路包括多个信号I/O端，每个信号I/O端通过射频同轴电缆与对应的DAC电路相连。整个电路中，时钟电路、同步电路、多个DAC电路均独立装入屏蔽盒内。本实用新型的有益效果是保证了同步信号生成电路中，各通道间的隔离度，减小了通道间的串扰。
分布式同步信号生成电路

[发明专利]JBOD时间同步系统、方法及JBOD-CN202210787344.6在审
发明人：仇金斌 -专利权人：加弘科技咨询（上海）有限公司
申请日： 2022-07-04 - 公布日： 2022-10-18 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种JBOD时间同步系统、方法及JBOD，所述JBOD时间同步系统设置于JBOD内，JBOD时间同步系统至少包括：实时时钟电路，提供实时时钟信息；SAS扩展芯片，分别与所述实时时钟电路、多个硬盘以及服务器相连，管控多个所述硬盘，从所述实时时钟电路获取实时时钟信息，并将所述实时时钟信息通过SAS硬盘接口传输至所述服务器，以所述实时时钟信息与所述服务器进行时间同步。本发明通过于JBOD内部增设实时时钟电路，通过JBOD内的控制芯片实现JBOD的独立时间计时和时间同步功能，有效解决现有技术中JBOD没有独立时间计时和实现时间同步的技术问题。
jbod 时间同步系统方法

[发明专利]获取部分时钟周期误差信息-CN200610083509.2无效
发明人：保罗·L·克雷多拉 -专利权人：安捷伦科技有限公司
申请日： 2006-05-30 - 公布日： 2006-12-06 - 主分类号： H04L7/00 文献下载
摘要：本发明提供的通过获取部分时钟周期误差信息来确定本地时钟的同步误差的技术能够在不提高本地时钟频率的情况下提高本地时钟同步的准确性。根据本技术的用于确定同步误差的系统响应于主时钟生成定时消息，并且包括误差测量电路，所述误差测量电路响应于定时消息确定本地时钟的同步误差，使得同步误差包括本地时钟周期的一部分。
获取部分时钟周期误差信息

[发明专利]内装输出信号定时调节器的半导体集成电路器件-CN99102785.X无效
发明人：藤井贵晴;境敏亲;矢柴康雄 -专利权人：日本电气株式会社
申请日： 1999-03-03 - 公布日： 1999-11-24 - 主分类号： H03K5/135 文献下载
摘要：半导体集成电路器件,其响应系统时钟(CLK1)在窄的时限内输出多位输出信号(Sa至Sn－1)并包括同步锁存电路(13a－13n));响应系统时钟产生伪数据信号(DY1)和高频中间时钟信号(CLK3)的第一锁相环(10);产生延迟时钟信号(CLK5)的延迟电路;和对伪输出信号和延迟时钟信号进行比较以产生同步时钟信号(CLK2)的第二锁相环(12);响应同步时钟信号并锁存数据和伪数据信号的同步锁存电路。
输出信号定时调节器半导体集成电路器件

[发明专利]半导体装置-CN202010200892.5在审
发明人：小川绚也;松井克晃 -专利权人：拉碧斯半导体株式会社
申请日： 2020-03-20 - 公布日： 2020-10-09 - 主分类号： H03L7/099 文献下载
摘要：本发明提供在包括进行在时钟同步系统不同的电路间的信号导通的信号同步化电路的半导体装置中抑制动作富余的降低的半导体装置。半导体装置(1)将与相位同步电路(10)的基准时钟信号RCK同步的输入信号IN输出作为与相位同步时钟信号PCK同步的输出信号OUT，该半导体装置(1)包括：第一触发器(40)，基于输入至相位同步电路(110)的相位比较器11的反馈信号FB与基准时钟信号RCK取得同步地取入输入信号IN；以及第二触发器(30)，基于相位同步时钟信号PCK取入第一触发器(40)的输出B输出作为输出信号OUT，向相位同步时钟信号PCK同步化时的设置时间被设为基准时钟信号RCK的周期的二分之一。
半导体装置

[发明专利]同步显示装置、叠加拼接显示系统及其同步显示方法-CN200910042304.3无效
发明人：卢如西;赖强 -专利权人：广东威创视讯科技股份有限公司
申请日： 2009-08-31 - 公布日： 2010-06-30 - 主分类号： G09G5/00 文献下载
摘要：同步显示装置及同步显示方法，该装置包括同步控制电路、一个以上的主机板、两个以上的显示卡，任意一个主机板插入连接有至少一个显示卡，同步控制电路包括帧同步控制电路、基准时钟产生电路，帧同步控制电路的信号输出端与各主机板的信号输入端连接，基准时钟产生电路的信号输出端与各显示卡的时钟信号输入端连接，帧同步控制电路产生基准帧同步信号或将预设显示卡的显示通道的帧同步信号作为基准帧同步信号，各主机板根据基准帧同步信号调整对应显示卡的显示通道的帧同步信号本发明采用相同的基准帧同步信号和基准时钟信号共同完成显示同步，不会产生时钟误差，各帧同步信号之间也不会产生累积误差，提高了显示信号之间同步的准确性和持续性。
同步显示装置叠加拼接显示系统及其方法

[发明专利]时钟同步方法、装置及具有该装置的射频芯片电路-CN201210090005.9有效
发明人：李志俊;郑卫国;叶晖;梁晓峰;罗伟良 -专利权人：广州市广晟微电子有限公司
申请日： 2012-03-29 - 公布日： 2012-08-01 - 主分类号： H03L7/06 文献下载
摘要：本发明公开了一种时钟同步方法、装置及具有该装置的射频芯片电路，其方法为：在射频芯片复位和发射电路不工作时，使带相位处理的计数器清零，生成同步时钟为0电平以降低射频芯片的功耗；该同步时钟在接收到内部时钟同步脉冲时，其相位根据内部时钟上升沿调整；该同步时钟在接收到外部时钟同步脉冲时，其相位根据外部时钟上升沿调整；同时，在未接收到内部或外部时钟同步脉冲的情况下，也可通过复用PLL电路使带相位处理的计数器生成相位可调的生成同步时钟相位可调确保了时钟沿和数据的相位关系，使射频芯片可以正确接收需发射的数据，通过上述本发明公开的方法能够实现低依赖性、低成本且低功耗的目的。
时钟同步方法装置具有射频芯片电路

[发明专利]同步延迟电路以及半导体集成电路装置-CN01110976.9无效
发明人：佐伯贵范 -专利权人：恩益禧电子股份有限公司
申请日： 2001-03-06 - 公布日： 2004-08-11 - 主分类号： H03K5/135 文献下载
摘要：一种同步延迟电路装置，具有2组包含使输入时钟信号行进的用于周期测定的第1延迟电路序列和用于周期再现的第2延迟电路序列；具有测定把时钟从所定的时钟传送线路的输入节点传送到所定输出节点所需要的传送延迟时间，并分别控制使所述各同步延迟电路的时钟信号停止行进的控制信号的延迟检测电路；在所述时钟传送线路的传送延迟时间与时钟周期相比为或长或短的情况下仍能使所述同步延迟电路供给时钟传送线路的时钟没有不连续现象。
同步延迟电路以及半导体集成电路装置

[发明专利]与时钟信号同步的信号生成电路及使用其的半导体装置-CN202010014352.8有效
发明人：吴升昱;郑镇一 -专利权人：爱思开海力士有限公司
申请日： 2020-01-07 - 公布日： 2023-04-07 - 主分类号： G11C11/4076 文献下载
摘要：本申请公开了一种与时钟信号同步的信号生成电路及使用其的半导体装置。信号生成电路通过同步于第一分频时钟信号将第一输入信号延迟来生成第一同步信号，并且通过同步于第二分频时钟信号将第二输入信号延迟来生成第二同步信号。信号生成电路基于导通控制信号和截止控制信号来调整第一同步信号和第二同步信号的脉冲宽度。信号生成电路包括重定时电路，该重定时电路被配置为通过基于第一分频时钟信号和第二分频时钟信号而对从第一同步信号和第二同步信号生成的初步输出信号进行重定时来生成输出信号。
时钟信号同步生成电路使用半导体装置

[发明专利]时钟同步脉冲宽度缩放-CN202211713458.2在审
发明人： A·R·勒乐;P·J·帕琴;R·A·史密斯;B·H·施奈德 -专利权人：德克萨斯仪器股份有限公司
申请日： 2022-12-27 - 公布日： 2023-06-30 - 主分类号： H03K5/05 文献下载
摘要：本申请题为“时钟同步脉冲宽度缩放”。一种电子电路(100)，其包括振荡器电路(104)、第一分频器电路(106)、同步控制电路(107)和外围电路(108)。振荡器电路(104)被配置成生成基频时钟。第一分频器电路(106)被配置成将基频时钟除以第一可选除数以生成分频时钟。同步控制电路(107)被配置成生成同步脉冲，该同步脉冲控制第一分频器电路中的第一可选除数从第一值到第二值的改变。同步脉冲的脉冲宽度基于第一可选除数的第一值。外围电路(108)耦合到第一分频器电路(106)和同步控制电路(107)。外围电路(108)包括第二分频器电路(110)。第二分频器电路(110)将分频时钟除以第二可选除数，并且响应于同步脉冲改变第二可选除数。
时钟同步脉冲宽度缩放

[发明专利]一种用于智能变电站的广域同步测试仪及其测试方法-CN202010885688.1在审
发明人：王映波;杨乐;秦铆 -专利权人：中域高科（武汉）信息技术有限公司
申请日： 2020-08-28 - 公布日： 2020-11-10 - 主分类号： H04L12/26 文献下载
摘要：本发明涉及一种用于智能变电站的广域同步测试仪及其测试方法，包括信号接入电路、同步分析电路、冗余时钟调节电路和报文交互电路，同步分析电路分别与信号接入电路、冗余时钟调节电路和报文交互电路电连接，报文交互电路与被测广域时钟装置通信连接，信号接入电路分别与卫星和被测广域时钟装置通信连接。本发明能在离线条件下进行测试环境搭建，能对智能变电站同步数字网中可能出现的时间跳变、通道切换、抖动、漂移等各种通道时延变化现象进行模拟，实现智能变电站同步数字网络下时钟广域同步性能的离线测试，进而帮助提高智能变电站乃至整个电力系统的安全性和可靠性
一种用于智能变电站广域同步测试仪及其测试方法

[发明专利]一种超高频RFID编码电路-CN201710377711.4在审
发明人：张奇惠;曹健;曹喜信;于敦山;张兴 -专利权人：北京大学
申请日： 2017-05-25 - 公布日： 2017-10-27 - 主分类号： G06K19/07 文献下载
摘要：本发明公开了一种超高频RFID编码电路结构，该电路结构包括异步处理电路和同步编码电路，其中同步编码电路由异步/同步接口、时钟产生电路和编码电路组成，异步/同步接口用于接收异步处理电路产生的待编码位及其请求信号和编码控制及其请求信号，并反馈这些请求的应答信号；时钟产生电路用于产生编码时钟；编码电路由FM0编码电路和Miller编码电路组成，根据异步处理电路输出的待编码位及编码控制信号，在时钟产生电路生成的编码时钟控制下，对待编码位进行本发明利用异步握手机制对待编码位进行控制，取代了纯同步编码电路中的缓存器和状态机，能够有效节省编码所需的面积和功耗。
一种超高频 rfid 编码电路

[发明专利]一种跨时钟域异步信号同步电路-CN201210251044.2无效
发明人：余志军;杨博 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2012-07-19 - 公布日： 2012-11-21 - 主分类号： G06F1/12 文献下载
摘要：一种跨时钟域异步信号同步电路，包括时钟域1和时钟域2；脉冲信号从时钟域1传输到时钟域2；时钟域1包括依次连接的脉冲保持寄存器、取反电路；时钟域2包括同步电路、寄存器Q3和异或电路；脉冲信号经依次经过脉冲保持寄存器保持、取反电路取反后，经过同步电路中的两级寄存器去亚稳态、寄存器Q3后输出一信号，该信号与所述两级寄存器的输出信号通过异或电路相异或，得到最终的时钟域异步信号。
一种时钟异步信号同步电路

[实用新型]利用广播报时信息实现精密同步的自动校时钟-CN200620009370.2无效
发明人：孙朝晖;隋志国;钱岳林;朱峰;樊培彩;谭明勇;赵永礼 -专利权人：青岛市广播电视局;中央人民广播电台;青岛有线宽带数字电视发展有限公司
申请日： 2006-11-09 - 公布日： 2007-11-28 - 主分类号： G04C11/02 文献下载
摘要：一种利用广播报时信息实现精密同步的自动校时钟，属于时钟和广播接收解码技术。包括接收电路、与接收电路连接对音频信号进行数模转换和鉴别的单片机、与接收电路和单片机连接的同步时钟电路以及与同步时钟电路连接的时间显示电路和输出电路。单片机为具有输出时间码的输出端子的高速单片机。精密同步时钟电路包括不停电时钟电路、高稳晶体振荡器和同步单片机。同步单片机与高速单片机的输出端子相连接可精密记录其内秒时刻与外秒时刻偏差并以小抖动输出连续的时间信号。
利用广播报时信息实现精密同步自动时钟

[发明专利]一种基于跨时钟域的异步时钟选择电路及其切换方法-CN202011515673.2在审
发明人：王爽;段曦冉;陈晓棠;丁岩;唐虹 -专利权人：中国电子科技集团公司第四十七研究所
申请日： 2020-12-21 - 公布日： 2021-04-02 - 主分类号： H03K19/0175 文献下载
摘要：本发明涉及一种基于跨时钟域的异步时钟选择电路及其切换方法，根据时钟选择信号的要求，选择不同的时钟信号输出。利用跨时钟域的异步时钟选择电路，实现时钟选择信号和时钟停止信号与目标时钟信号同步。将控制信号同步，可以在提高异步时钟切换稳定性的同时，最大程度的规避异步时钟切换毛刺。满足实际跨时钟域电路中异步时钟切换对稳定性的要求，同时跨时钟域的异步时钟选择电路在稳定性的表现较直接切换时钟电路会更加优秀。
一种基于时钟异步选择电路及其切换方法