“时钟同步电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2101819个，建议您升级VIP下载更多相关专利

[实用新型]一种多路高速ADC同步采集电路-CN201420002752.7有效
发明人：秦艳召 -专利权人：南京熊猫电子股份有限公司;南京熊猫通信科技有限公司;南京熊猫汉达科技有限公司
申请日： 2014-01-02 - 公布日： 2014-08-13 - 主分类号： H03M1/54 文献下载
摘要：一种多路高速ADC同步采集电路，包括4个ADC、一组与ADC适配的ADC电源、同步时钟产生电路和宽频信号调理电路；ADC电源分别与ADC连接，所述宽频调理电路输出端分别接入ADC的输入端，同步时钟产生电路输出端分为四路接入每个ADC，ADC输出端接入FMC电路；同步时钟产生电路包括时钟产生芯片和零延迟时钟芯片；宽频调理电路包括依次连接的前端滤波电路、交流耦合电路和阻抗匹配电路。时钟产生芯片的时钟均方根抖动小于400fs，为了满足ADC的信噪比和同步性，选择抖动性能好的时钟源有利于电路工作。通过宽频调理电路可有效滤除高中频信号输入时的噪声和干扰，采用同步时钟产生电路，有效保证信号输出的同步。
一种高速 adc 同步采集电路

[发明专利]视频接口转换装置与其操作方法-CN201810347408.4有效
发明人：林文祈 -专利权人：联咏科技股份有限公司
申请日： 2018-04-18 - 公布日： 2021-10-22 - 主分类号： H04N5/765 文献下载
摘要：一种视频接口转换装置，包括视频接口电路、视频时钟调整信息产生电路以及视频时钟恢复电路。视频接口电路可以依据控制信号产生至少一原始同步信号，以及依据视频同步信号从数据信号取出视频数据。视频时钟调整信息产生电路可以依据原始同步信号与视频时钟来产生视频时钟调整信息与视频同步信号。视频时钟恢复电路接收原始时钟与视频时钟调整信息。视频时钟恢复电路可以藉由依据视频时钟调整信息调整原始时钟来恢复视频时钟。
视频接口转换装置与其操作方法

[发明专利]开关电源的时钟外同步电路-CN201110404852.3有效
发明人：来新泉;刘雨鑫;叶强;毛翔宇;李演明 -专利权人：西安启芯微电子有限公司
申请日： 2011-12-07 - 公布日： 2012-04-25 - 主分类号： H03L7/10 文献下载
摘要：本发明公开了一种开关电源的时钟外同步电路，主要解决现有技术电路结构复杂，外同步时间长和存在频率抖动的缺点。该电路包括二分频电路、频率上限检测电路、频率下限检测电路、外同步停止检测电路和频率选择电路；外同步时钟通过二分频电路连接到频率下限检测电路和频率上限检测电路，以检测外同步时钟频率是否在预置的数值区间；频率下限检测电路与同步停止检测电路连接，以判断出外同步时钟是否移除；输出频率下限检测电路和频率上限检测电路输出的控制信号连接到频率选择电路，以控制频率选择电路从内部时钟和外同步时钟中选择一个输出作为开关电源的工作时钟。本发明电路结构简单，能够快速、准确地同步外部时钟，可应用于各类开关电源中。
开关电源时钟同步电路

[实用新型]一种时钟同步电路及超声系统-CN202223262574.5有效
发明人：孙榕泽;刘辉 -专利权人：深圳开立生物医疗科技股份有限公司
申请日： 2022-12-06 - 公布日： 2023-05-05 - 主分类号： G05B19/042 文献下载
摘要：本申请公开了一种时钟同步电路及超声系统，涉及超声领域，该时钟同步电路包括时钟源、第一时钟分路模块、第二时钟分路模块、分频子电路和采样模块，通过硬件构建时钟同步电路，由第一时钟分路模块将时钟源输出的基准时钟转换为多路输出，通过分频子电路对各路时钟进行分频得到分频时钟，通过采样模块按基准时钟对分频时钟进行重采样得到待同步信号，减少分频时钟与基准时钟之间的相位差，通过第二时钟分路模块将待同步信号发送至超声系统中对应的模块，上电后可快速完成超声系统中各模块时钟同步，保证各模块的时钟同源同相，无需软件控制，提高时钟同步精度。
一种时钟同步电路超声系统

[发明专利]基于时钟同步局放的前端数据采集及缓存电路、系统及方法-CN201711348363.4在审
发明人：郑元勋;马宝国;杨震威 -专利权人：山东康威通信技术股份有限公司
申请日： 2017-12-15 - 公布日： 2018-07-20 - 主分类号： G01R31/12 文献下载
摘要：本发明公开了基于时钟同步局放的前端数据采集及缓存电路、系统及方法，包括AD采样电路，所述AD采样电路均与时钟电路相连，通过时钟电路实现AD采样电路的时钟同步，所述AD采样电路连接至主控电路，所述主控电路与存储器相连；主控电路包括控制模块，所述通过开关控制先进先出缓存模块与存储器控制模块之间的通断，所述控制模块还与时钟同步模块通信，主控电路经过时钟同步接口与纳秒级时钟同步系统进行同步；将本地局放采集终端与时钟同步系统终端在不同时钟下进行同步，并且对本地局放采集终端内同一时钟下的4个通道进行时钟同步，保障了采集数据的有效和可靠性，能全面记录局放信号的特征，从而保障了供电的稳定性，以及电力设备的安全性。
时钟同步主控电路局放前端数据采集时钟同步系统采集终端缓存电路控制模块时钟电路存储器控制模块时钟同步模块存储器采集数据电力设备缓存模块局放信号开关控制纳秒级通断终端供电记录通信

[实用新型]一种基于D触发器和计数器逻辑组合的时钟产生控制电路-CN201220524966.1有效
发明人：赵筱琳;石志成;王芸;陆晓峰 -专利权人：北京空间机电研究所
申请日： 2012-10-15 - 公布日： 2013-05-01 - 主分类号： H03L7/099 文献下载
摘要：一种基于D触发器和计数器逻辑组合的时钟产生控制电路，包括时钟基准电路、锁相电路、时钟启动停止电路以及脉冲计数电路；时钟基准电路输出一定频率的时钟信号至锁相电路；锁相电路对输入的时钟信号进行同步锁相，同步锁相后的信号作为时钟产生控制电路的输出信号并同时送至脉冲计数电路；脉冲计数电路对同步锁相后的信号所包含的时钟个数进行计数，计数达到预设值时脉冲计数电路输出信号至时钟启动停止电路；时钟启动停止电路接收脉冲计数电路输出的信号以及外加的启动信号，产生同步锁相启动信号或者同步锁相停止信号送至锁相电路本实用新型基于D触发器、计数器以及各种逻辑组合的硬件电路，通过同步设计实现即定周期的完整时钟信号输出。
一种基于触发器计数器逻辑组合时钟产生控制电路

[发明专利]一种基于5G的高精度时钟同步系统-CN202111061636.3在审
发明人：龚立宽;黄福全;洪丹轲;朱海龙;张国翊;丘国良;吴彤浩;刘植伟;周建勇 -专利权人：深圳供电局有限公司;中国南方电网有限责任公司
申请日： 2021-09-10 - 公布日： 2021-12-21 - 主分类号： G04R40/06 文献下载
摘要：本发明提供一种基于5G的高精度时钟同步系统，包括若干时间同步装置及数据中心；其中所述数据中心包括时钟生成电路、5G通信电路，所述时钟生成电路根据5G通信电路接收的来自于外部的时钟信号生成时钟同步信号；所述时间同步装置包括5G模块、控制模块及时钟同步模块，其中5G模块与控制模块连接，控制模块与时钟同步模块连接，所述5G模块用于接收数据中心发送的时钟同步信号，并将所述时钟同步信号发送至控制模块进行处理，所述控制模块根据数据中心与时间同步装置之间的通信延时对所述时钟同步信号进行调整，并将调整后的时钟同步信号发送至时钟同步模块，时钟同步模块根据所接收的时钟同步信号同步电力设备的时钟。
一种基于高精度时钟同步系统

[发明专利]时钟生成方法及时钟生成电路-CN201510058368.8有效
发明人：鳄渕智弘 -专利权人：株式会社巨晶片
申请日： 2015-02-04 - 公布日： 2018-11-27 - 主分类号： H03K3/02 文献下载
摘要：本发明提供一种时钟生成方法及时钟生成电路，在所述时钟生成电路中，可变分频电路根据分频比设定信号生成将源时钟进行分频的可变分频时钟。本发明的第1时钟同步电路与源时钟同步而生成将可变分频时钟延迟最大时钟数的第1延迟时钟，并供给于控制电路。1个以上的第2时钟同步电路与源时钟同步而生成将可变分频时钟分别延迟最大时钟数的1个以上的第2延迟时钟，并供给于1个以上的各功能模块。
时钟生成方法电路

[实用新型]一种中频信号同步处理装置及网络分析仪-CN202022219908.5有效
发明人：梁振兴;马兴望;梁杰 -专利权人：深圳市鼎阳科技股份有限公司
申请日： 2020-09-30 - 公布日： 2021-03-23 - 主分类号： H04L12/26 文献下载
摘要：本实用新型提供了一种中频信号同步处理装置及网络分析仪，所述的中频信号同步处理装置包括：时钟产生电路、时钟缓冲电路、多个模数转换电路、多个采集电路和数字下变频电路。由于时钟缓冲电路将时钟产生电路产生的时钟信号分为同步的多通道子时钟信号，每个通道的子时钟信号为对应通道模数转换电路提供时钟信号，这样多个通道接收的中频信号可同步进行模数转换，并且时钟产生电路还为每个通道的采集电路和数字下变频电路提供时钟信号，使得每个通道模数转换电路输出的数字中频信号能够同步进行采集处理和数字下变频处理，实现了对多通道的中频信号同步进行处理。
一种中频信号同步处理装置网络分析

[实用新型]高频雷达信号处理系统采样/同步信号发生器-CN201320138475.8有效
发明人：张新潮;杨强;于长军 -专利权人：哈尔滨工业大学
申请日： 2013-03-25 - 公布日： 2013-07-31 - 主分类号： G01S7/40 文献下载
摘要：高频雷达信号处理系统采样/同步信号发生器，涉及一种采样/同步信号发生器。为了解决在生产测试与系统调试过程中信号发生器不能为信号处理系统提供自我检验和测试信号的问题。它的GAL电路用于控制切换外部时钟信号产生电路或内部时钟信号产生电路提供采样同步时钟信号，外部时钟信号产生电路的外部采样同步时钟信号发送给GAL电路，内部时钟信号产生电路的内部采样同步时钟信号发送给GAL电路，GAL电路的采样/同步信号发送给采样/同步输出接口电路，电源电路为所述采样/同步信号发生器提供工作电源。它用于为高频雷达的信号处理单元提供采样/同步信号。
高频雷达信号处理系统采样同步信号发生器

[发明专利]基于时钟相位调整的同步电路-CN202211144660.8在审
发明人：程千元;陈杨;吴和然 -专利权人：长沙泰科阳微电子有限公司
申请日： 2022-09-20 - 公布日： 2022-12-09 - 主分类号： H03L7/091 文献下载
摘要：本发明提供一种基于时钟相位调整的同步电路，包括：时钟分频电路，用于对输入的系统时钟产生分频时钟信号；相位检测电路，与所述时钟分频电路连接，用于根据输入的同步参考信号和所述分频时钟信号获取相位偏移值；相位调整电路，与所述时钟分频电路和所述相位检测电路连接，用于根据所述相位偏移值调整输入的所述分频时钟信号的相位，得到相位调整后的所述分频时钟信号；同步器电路，与所述相位调整电路连接，用于根据相位调整后的所述分频时钟信号和所述同步参考信号获取本地同步参考信号本发明能够根据参考信号和分频时钟的相位关系实时快速调整时钟相位，不丢失时钟的采样边沿，可应用于对采样精度要求较高的集成电路中。
基于时钟相位调整同步电路

[发明专利]用于在宽频率范围上的准确时钟域同步的半导体器件和方法-CN201511013979.7有效
发明人： K.施瓦拉姆;E.范德尔 -专利权人：商升特公司
申请日： 2015-12-31 - 公布日： 2019-07-19 - 主分类号： G06F1/12 文献下载
摘要：本发明公开了用于在宽频率范围上的准确时钟域同步的半导体器件和方法。时钟同步电路具有时钟同步检测器。第一可变延迟电路被耦合到时钟同步检测器的第一输入。控制器被耦合到时钟同步检测器的数字输出和第一可变延迟电路的控制输入。第一时钟信号被耦合到第一可变延迟电路。第二时钟信号被耦合到时钟同步检测器的第二输入。时钟同步检测器包括第一触发器以及耦合在第一可变延迟电路和第一触发器的输数据输入之间的第一延迟元件。第二可变延迟电路被耦合到时钟同步检测器的第二输入。复用器被耦合在第一可变延迟电路和时钟同步检测器的第一输入之间。偏移补偿校准时钟同步检测器。
用于宽频范围准确时钟同步半导体器件方法

[发明专利]用于并行信号的对齐的技术-CN201410042365.0有效
发明人： C·沃特曼;D·门德尔 -专利权人：阿尔特拉公司
申请日： 2014-01-28 - 公布日： 2017-11-10 - 主分类号： H03M9/00 文献下载
摘要：串行通道中的每个接收器电路均生成与主时钟信号对齐的同步时钟信号以允许无损坏地将数据同步传送到主时钟域上。每个接收器电路中的串并转换器电路响应于同步时钟信号中的一个同步时钟信号将串行数据信号转换为并行数据信号。相位检测电路基于同步时钟信号和主时钟信号之间的相位偏移生成相移的指示。时钟信号生成电路基于相移的指示提供对同步时钟信号的相位的调节。串并转换器电路基于对同步时钟信号的相位的调节来调节由并行数据信号所指示的比特的位置。
用于并行信号对齐技术

[发明专利]用于并行信号的对齐的技术-CN201710982070.5有效
发明人： C·沃特曼;D·门德尔 -专利权人：阿尔特拉公司
申请日： 2014-01-28 - 公布日： 2021-05-07 - 主分类号： H03M9/00 文献下载
摘要：串行通道中的每个接收器电路均生成与主时钟信号对齐的同步时钟信号以允许无损坏地将数据同步传送到主时钟域上。每个接收器电路中的串并转换器电路响应于同步时钟信号中的一个同步时钟信号将串行数据信号转换为并行数据信号。相位检测电路基于同步时钟信号和主时钟信号之间的相位偏移生成相移的指示。时钟信号生成电路基于相移的指示提供对同步时钟信号的相位的调节。串并转换器电路基于对同步时钟信号的相位的调节来调节由并行数据信号所指示的比特的位置。
用于并行信号对齐技术

[发明专利]载人航天器FPGA全局时钟检测技术-CN201210326364.X有效
发明人：沈小招;常鑫刚 -专利权人：上海航天控制工程研究所
申请日： 2012-09-06 - 公布日： 2014-03-26 - 主分类号： G01R23/02 文献下载
摘要：本发明揭露载人航天器FPGA全局时钟检测技术，该电路包括全局时钟分频电路、第一同步化电路、第二同步化电路，非门和二输入端的异或门，全局时钟分频电路对全局时钟进行分频，产生分频时钟信号。第一同步化电路的输入端对分频时钟信号进行同步化处理，使得检测时钟和分频时钟信号同步，由检测时钟信号控制而基于分频时钟信号产生第一检测信号；非门的输入端连接分频电路的输出端，对分频时钟信号进行非运算。第二同步化电路连接非门的输出端，由检测时钟信号控制而基于非门对分频时钟信号的计算结果而产生第二检测信号。异或门对第一检测信号和第二检测进行异或运算。本发明能够根据异或门的输出判断全局时钟是否故障。
载人航天器 fpga 全局时钟检测技术