“时钟切换”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果525703个，建议您升级VIP下载更多相关专利

[发明专利]通用无线接口的时钟分配装置及实现速率切换的方法-CN200610103986.0有效
发明人：兰鹏;王道威;王学普;裘云;李金宝 -专利权人：华为技术有限公司
申请日： 2006-08-01 - 公布日： 2007-02-07 - 主分类号： H04B7/26 文献下载
摘要：本发明提出了用时钟在线切换的方式在通用无线接口(CPRI)中实现不同速率切换方案，即提供了通用无线接口的时钟分配装置及实现速率切换的方法，本发明主要包括时钟在线切换支持不同CPRI速率方式以及一些具体实现电路，其中具体实现电路主要包括产生高质量参考时钟的压控晶振，时钟电平转换电路、驱动模块、时钟分频或选择模块、以及速率自适应协商机制模块；本发明使得基于通用无线接口的通信过程中可以在通用无线接口上实现不同接口速率之间的切换处理
通用无线接口时钟分配装置实现速率切换方法

[发明专利]具有低频调制增益的闭环负反馈系统-CN201010180859.7有效
发明人： M·特尔弗斯 -专利权人：弗莱克斯电子有限责任公司
申请日： 2010-05-13 - 公布日： 2010-11-17 - 主分类号： G05F1/46 文献下载
摘要：时钟发生器电路被配置用于在预定频率生成时钟信号。放大器电路与时钟发生器电路耦合。放大器电路包括与时钟发生器电路耦合的增益电路。放大器电路被配置成在增益电路的切换元件处接收时钟信号。控制器电路被配置用于接收放大器电路的经调制的误差信号并且配置用于生成用于控制切换电路的占空比的脉冲宽度调制信号。切换电路被配置用于接收经调制的误差信号。使用时钟信号来调制误差信号以根据预定频率改变增益电路的增益值。输出电路与切换电路耦合并且配置用于生成经调节的电压信号。控制器电路使用经调制的误差信号以明显减少切换电路的切换频率中的谐波分布。可以将切换电路中的谐波分布减少10.0db或者更多。
具有低频调制增益闭环负反馈系统

[发明专利]一种切换系统时钟优化DDS输出信号杂散的系统和方法-CN202211080595.7在审
发明人：祖光乐;王涛;朱剑平 -专利权人：北京中科睿信科技有限公司
申请日： 2022-09-05 - 公布日： 2022-12-27 - 主分类号： G06F1/06 文献下载
摘要：本发明提供一种切换系统时钟优化DDS输出信号杂散的系统和方法，DDS后面增加一级开关滤波，同时参考后的锁相环变成两个或多个点频切换，通过切换锁相环的频点实现DDS时钟切换；再通过滤波，对信号分段滤波。在保证输出信号杂散前提下，通过切换DDS时钟得到比较宽的输出信号。
一种切换系统时钟优化 dds 输出信号方法

[发明专利]信道扫描或跳变期间的自适应射频干扰缓解-CN200880108255.2有效
发明人： M·戴谢尔;H·周 -专利权人：英特尔公司
申请日： 2008-09-15 - 公布日： 2010-08-11 - 主分类号： H04B1/713 文献下载
摘要：在一些实施例中，自适应时钟控制器要确定与用于计算平台中无线电设备的信道更改模式相关联的时钟干扰，以及确定计算平台的时钟的最早切换时间。时钟生成器要响应确定的时钟干扰和响应最早切换时间更改时钟的频率。
信道扫描期间自适应射频干扰缓解

[发明专利]一种频率可控的冗余时钟板及服务器-CN201910100699.1在审
发明人：郭月俊 -专利权人：郑州云海信息技术有限公司
申请日： 2019-01-31 - 公布日： 2019-06-07 - 主分类号： G06F1/08 文献下载
摘要：本申请提供一种频率可控的冗余时钟板及服务器，所述冗余时钟板包括两个或两个以上时钟源、时钟切换芯片、复杂可编程逻辑器件CPLD、电源模块和连接器；所述时钟切换芯片用于接收任意一个时钟源输入的时钟信号，并通过所述连接器将所述时钟信号输出至所述主板；所述CPLD用于配置时钟源的上下电、时钟源的输出频率和/或时钟切换芯片的工作模式；所述CPLD还与所述连接器电连接；所述电源模块用于给所述冗余时钟板上的各器件进行供电。本申请实施例所提供的冗余时钟板通过的将服务器时钟冗余模块制作成单独的板卡，并控制时钟输出频率，实现了一个板卡满足服务器所有时钟需求，降低了设计成本，增加了设计灵活性。
冗余时钟时钟源连接器时钟切换服务器电源模块频率可控输出频率芯片板卡复杂可编程逻辑器件CPLD 时钟信号输出服务器时钟工作模式控制时钟冗余模块时钟信号时钟需求电连接上下电主板申请供电配置制作

[发明专利]一种多时钟无毛刺切换电路及切换方法-CN202210528780.1在审
发明人：罗东;李庆凤 -专利权人：无锡华大国奇科技有限公司
申请日： 2022-05-16 - 公布日： 2022-10-25 - 主分类号： H03K5/1252 文献下载
摘要：本申请公开一种多时钟无毛刺切换电路及切换方法，涉及集成电路领域，电路包括独热译码器、n组时钟选通电路及一个或门；n组时钟选通电路分别接入有n组不同频率和/或相位的时钟源；独热译码器的n个信号输出端分别连接n组时钟选通电路；时钟选通电路用于根据独热译码器输入的独热码进行逻辑运算，确定输出时钟源；n组时钟选通电路的输出端连接到或门的n个输入端，或门的输出端输出选中目标时钟源的时钟信号。本方案通过独热译码器输出独热码选中时钟选通电路，配合同步器反馈的同步信号开启门控时钟单元。切换时钟时保证原先选中的时钟先被关闭，目标时钟后被打开，两者在时间上无重叠，保证输出时钟信号无毛刺。
一种多时毛刺切换电路方法

[发明专利]一种多通道时钟缓冲器测试系统及方法-CN202110226234.8有效
发明人：郑彦锋;杨祎;苗俊涛;贾萃华;侯国志 -专利权人：南京极景微半导体有限公司
申请日： 2021-03-01 - 公布日： 2023-01-06 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种多通道时钟缓冲器测试系统及方法，所述系统包括微控制单元模块控制时钟源、继电器0、多通道时钟缓冲器、多个继电器单元、选择开关和测试仪器的协同工作；时钟源提供多通道时钟缓冲器所需要的时钟信号；继电器0切换时钟源中的时钟信号通道，多通道时钟缓冲器将时钟源输出信号经过继电器0扇出多组单端或差分时钟通道；巴伦单元将差分时钟信号转换为单端时钟信号；多个继电器单元切换单端时钟信号通道；选择开关切换时钟信号通道；测试仪器获取选择开关导通的时钟信号。
一种通道时钟缓冲器测试系统方法

[实用新型]用于多时钟切换的电路、FPGA和电子设备-CN202220537243.9有效
发明人：黄金煌 -专利权人：北京紫光青藤微系统有限公司
申请日： 2022-03-11 - 公布日： 2022-08-16 - 主分类号： G06F30/34 文献下载
摘要：本申请涉及集成电路技术领域，公开一种用于多时钟切换的电路，包括：N个时钟源，被配置为生成N路时钟信号；N个时钟电路，第i路时钟信号被输入第i个时钟电路，i＝0，…，N‑1；或门，具有N个输入端，其中第i个输入端连接第i个时钟电路的输出端；所述或门的输出端作为电路的输出端，输出所述N个时钟源中的一路时钟信号。本实用新型通过具有多个时钟源、及与时钟源相对应的时钟电路作为或门的输入，从而输出时钟信号所涉及的多时钟切换的电路，电路结构简单，后端实现没有障碍。并且没有额外引入设置其他逻辑，逻辑简单，电路面积较小。从而有效地降低多时钟电路的复杂程度，提升了多时钟切换的电路的适用性。本申请还公开一种FPGA和电子设备。
用于多时切换电路 fpga 电子设备

[发明专利]利用低频时钟实现显示模式切换的方法和装置-CN201010207582.2无效
发明人：尚迎春;欧洋;白宏伟;唐伟;钱电生;任立涛 -专利权人：中兴通讯股份有限公司
申请日： 2010-06-22 - 公布日： 2010-11-17 - 主分类号： H04L12/02 文献下载
摘要：本发明揭示了一种利用低频时钟实现显示模式切换的方法和装置，该方法包括步骤：通信设备的物理层芯片输出低频时钟信号至所述通信设备的可编程逻辑器件EPLD；当需要切换显示模式时，所述EPLD通过所述物理层芯片输出的低频时钟信号进行计时；当所述计时达到预设时间值TIME1时，通知所述通信设备的处理器切换显示模式。本发明的利用低频时钟实现显示模式切换的方法和装置，利用较少EPLD资源进行显示模式的切换。
利用低频时钟实现显示模式切换方法装置

[发明专利]用于控制天线定时切换的方法、电子设备和计算机存储介质-CN202010457720.6有效
发明人：唐良冬;王治平 -专利权人：桃芯科技(苏州)有限公司
申请日： 2020-05-26 - 公布日： 2022-06-10 - 主分类号： H04W4/02 文献下载
摘要：本发明属于网络通信技术领域，提供一种用于控制天线定时切换的方法、电子设备和计算机存储介质，所述方法包括：计算基带端中基准位和存储天线切换信息信号所在帧之间延时为第一时间差；确定天线切换信息中第一天线从基准位到切换至工作状态之间的第一天线切换时间差；第一天线切换时间差乘以时钟频率所得的第一乘积，作为对应于基带处理时钟的第一时钟个数；当解析到基准位时，启动数量为第一时钟个数的时钟计数器；当时钟计数器超过第一阈值时，第一天线切换至工作状态。因此，通过在基带端无线帧中设置基准时间，并基于天线端无线帧到基带端无线帧基准时间之间的时间差，精确计算出天线的切换时刻。
用于控制天线定时切换方法电子设备计算机存储介质

[发明专利]一种适用于SoC芯片的时钟模块设计方法-CN202111213296.1在审
发明人：付彦淇;何全;鲁毅;刘超 -专利权人：天津津航计算技术研究所
申请日： 2021-10-19 - 公布日： 2022-01-07 - 主分类号： G06F1/06 文献下载
摘要：本发明涉及一种适用于SoC芯片的时钟模块设计方法，属于数字芯片设计技术领域。本发明中，当时钟模块接收到时钟改变的命令时，通过时钟选择单元自动切换至外部晶振时钟源，当时钟改变事件完成后，再自动切换至内部稳定后的PLL时钟源。本发明能够实现当SoC芯片的时钟信号在上电复位、功耗管理、时钟频率改变时，避免SoC芯片的处理器等核心模块处于时钟信号不确定的状态。
一种适用于 soc 芯片时钟模块设计方法

[发明专利]一种时钟监控电路及监控自校准方法-CN202211044328.4在审
发明人：马博雅;袁国顺;余红江 -专利权人：苏州漠陀半导体科技有限公司
申请日： 2022-08-30 - 公布日： 2022-11-25 - 主分类号： H03K5/19 文献下载
摘要：本发明提出了一种时钟监控电路及监控自校准方法。所述时钟监控电路包括高频时钟模块、待测低频时钟模块、模式选择模块、检测模块、备用使用模块和时钟切换调频模块；所述高频时钟模块和待测低频时钟模块的时钟信号输出端与所述模式选择模块的时钟信号输入端相连；所述模式选择模块的信号输出端与检测模块的信号输入端相连；所述检测模块和备用模块侧信号输出端与所述时钟切换调频模块的信号输入端相连。
一种时钟监控电路校准方法

[实用新型]多时钟频率切换电路-CN200320122574.3无效
发明人：王彬 -专利权人：上海华虹集成电路有限责任公司
申请日： 2003-12-18 - 公布日： 2005-01-05 - 主分类号： H03L7/00 文献下载
摘要：本实用新型公开了一种多时钟频率切换电路，旨在提供一种能实现不同时钟频率下无缝过渡的切换电路。其技术方案是：包括时钟同步器和时钟门控电路；所述时钟同步器由D触发器构成，对初始时钟和目标时钟分别进行同步；所述门控电路包括2个或门和一个与门，使同一时钟只能输出一路时钟信号，将原来的始终进行隔离，最终生成所需的时钟
多时频率切换电路

[发明专利]蓝牙设备、蓝牙设备多链路快速切换方法及系统-CN202210787571.9在审
发明人：张乐;刘超;王金锋;李嘉辉 -专利权人：南京中感微电子有限公司
申请日： 2022-07-06 - 公布日： 2022-10-25 - 主分类号： H04W4/80 文献下载
摘要：本发明公开了一种蓝牙设备、蓝牙设备多链路快速切换方法及系统，所述方法包括计算出用于与源设备通信的各链路中作为Slave角色的设备收到源设备发包时前后两次的syncword时间差；基于所述syncword时间差调整所述各链路中作为Slave角色的设备的本地时钟中的微秒时钟，使所述各链路中作为Slave角色的设备的微秒时钟偏移保持不变，以及所述各链路上作为Slave角色的设备的本地时钟与源设备的时钟保持同步本发明中各链路的时钟系统相位差可以保持同步，因此在切换时无需更新微妙时钟偏移，能省去部分的切换耗时占比，达到快速切换的目的。
蓝牙设备多链路快速切换方法系统

[发明专利]提高授时输出可靠性的时源选择及切换系统-CN201510568304.2有效
发明人：张剑波;李为;李学鹭;宋仁杰 -专利权人：山东中瑞电气有限公司
申请日： 2015-09-09 - 公布日： 2018-01-16 - 主分类号： H04J3/06 文献下载
摘要：本发明提供一种提高授时输出可靠性的时源选择及切换方法，属于时源切换方法领域，包括时钟同步装置，时钟同步装置设有多个输入时源，时钟同步装置设有时源处理单元，时源处理单元根据各个时源的同步情况、相位差和优先级选择最佳时源，在各个时源的状态变化时将最佳时源切换为授时时源，在外部时源切换和守时恢复阶段，时源切换采用平滑跟踪切换的方式进行切换，可保证时钟同步装置可以根据各个时源的不断变化动态选择最佳时源，且可以连续跟踪，逐渐逼近
提高授时输出可靠性选择切换方法