“无锡华大国奇科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果42个，建议您升级VIP下载更多相关专利

[发明专利]一种多时钟无毛刺切换电路及切换方法-CN202210528780.1在审
发明人：罗东;李庆凤 -专利权人： 无锡华大国奇科技有限公司
申请日： 2022-05-16 - 公布日： 2022-10-25 - 主分类号： H03K5/1252 文献下载
摘要：本申请公开一种多时钟无毛刺切换电路及切换方法，涉及集成电路领域，电路包括独热译码器、n组时钟选通电路及一个或门；n组时钟选通电路分别接入有n组不同频率和/或相位的时钟源；独热译码器的n个信号输出端分别连接n组时钟选通电路；时钟选通电路用于根据独热译码器输入的独热码进行逻辑运算，确定输出时钟源；n组时钟选通电路的输出端连接到或门的n个输入端，或门的输出端输出选中目标时钟源的时钟信号。本方案通过独热译码器输出独热码选中时钟选通电路，配合同步器反馈的同步信号开启门控时钟单元。切换时钟时保证原先选中的时钟先被关闭，目标时钟后被打开，两者在时间上无重叠，保证输出时钟信号无毛刺。
一种多时毛刺切换电路方法

[发明专利]一种路灯照明控制方法、装置、设备及存储介质-CN202210588200.8在审
发明人：谷建余;姜良维;马军;罗东;刘胜军 -专利权人： 无锡华大国奇科技有限公司
申请日： 2022-05-26 - 公布日： 2022-09-23 - 主分类号： H05B45/10 文献下载
摘要：本申请公开一种灯光照明控制方法、装置、设备及存储介质，第一路灯通过获取检测范围内的第一视频帧图像和第二视频帧图像，基于背景图像进行差分计算，获得第一差分图像和第二差分图像；对第一差分图像和第二差分图像进行目标特征提取和分析，获取帧图像中目标物体的运动特征和标签信息；将运动特征和标签信息发送至第二路灯，通过第二路灯对标签信息和运动特征进行分析，确定目标照明场景和目标亮度等级；第二路灯基于确定的目标照明场景和目标亮度等级进行照明控制。本方案在路灯嵌入图像传感器分析检测目标物体的运动情况，及时发送至相邻路灯，提前控制下一路灯进行灯光调节，根据运动情况确定亮度等级和光照时长等，实现对路灯的智能控制。
一种路灯照明控制方法装置设备存储介质

[发明专利]一种多时钟域芯片的功能测试方法及测试装置-CN202210670354.1在审
发明人：刘胜军;罗东;李庆凤 -专利权人： 无锡华大国奇科技有限公司
申请日： 2022-06-14 - 公布日： 2022-09-16 - 主分类号： G01R31/28 文献下载
摘要：本申请公开一种多时钟域芯片的功能测试方法及测试装置，通过向继电器开关发送关断指令，控制继电器开关断开多时钟域芯片与存储芯片的连接；向多时钟域芯片发送测试向量，对多时钟域芯片进行DFT测试；完成DFT测试，自动向继电器开关发送闭合指令，控制继电器开关闭合多时钟域芯片与存储芯片的连接，对多时钟域芯片进行工作模式切换、复位启动和执行功能测试，接收多时钟域芯片输出的测试结果。本方案通过增设存储芯片和继电器开关，可以在自动测试机台完成DFT测试时，直接控制多时钟域芯片切换工作模式、启动和读取软件镜像，进行功能测试。省去了更换测试设备进行功能测试和夹取芯片的过程，因而缩短测试过程的测试时间和降低测试成本。
一种多时芯片功能测试方法装置

[发明专利]一种基于DMA控制器的数据传输方法-CN202210588217.3在审
发明人：罗东;李庆凤 -专利权人： 无锡华大国奇科技有限公司
申请日： 2022-05-26 - 公布日： 2022-08-30 - 主分类号： G06F13/28 文献下载
摘要：本申请公开一种基于DMA控制器的数据传输方法，涉及数据传输领域，方法包括：响应于DMA控制器接收到外设发起的数据传输请求，通过总线将外设缓存中的数据搬运到内存中，或将内存中的数据搬运到外设缓存中；响应于DMA控制器基于数据传输请求完成数据搬运，直接向外设发送应答信号；响应于DMA控制器完成n轮数据传输，完成CPU设定的传输任务后，向CPU发送DMA中断请求，便于CPU响应DMA中断请求并执行收尾工作。本方案通过设定外设和DMA控制器间的握手信号，无须CPU每轮都接收和响应外设中断请求并执行收尾工作，可以显著减少CPU响应中断的次数，极大地降低CPU的负担，提高操作的执行效率。
一种基于 dma 控制器数据传输方法

[发明专利]一种拆机数据保护方法-CN202210610370.1在审
发明人：罗东;李庆凤;陈峰 -专利权人： 无锡华大国奇科技有限公司
申请日： 2022-05-31 - 公布日： 2022-08-19 - 主分类号： G06F21/78 文献下载
摘要：本申请公开一种拆机数据保护方法，涉及数据传输领域，用于拆机检测芯片，包括：采集第一管脚的第一电平信号值，当第一电平信号值为高电平时，写入第一检测标志位；通过第二管脚采集延时回路的延时信号序列，并与第三管脚发出的原始信号序列进行对比，根据信号值和信号偏移差写入第二检测标志位；基于第一标志位和第二标志位向CPU发送数据销毁请求，以便CPU基于响应数据销毁请求销毁数据。本方案通过拆机检测模块检测设备机体的外壳接触点和引线构成回路的通断以及信号序列之间的信号值和信号偏移差来决定是否写入检测标志位和检测时间，基于两个检测时间的时间差判断是否存在拆机行为，便于CPU确定和执行数据销毁指令。
一种数据保护方法

[发明专利]一种芯片安全启动方法-CN202210589501.2在审
发明人：罗东;陈峰;李庆凤 -专利权人： 无锡华大国奇科技有限公司
申请日： 2022-05-26 - 公布日： 2022-07-29 - 主分类号： G06F21/57 文献下载
摘要：本申请公开一种芯片安全启动方法，将软件镜像的启动密钥写入到OTPMemory的目标存储区域中，并设置OTP controller关闭访问目标存储区域的第一控制指令；CPU读取Boot ROM中的只读程序，根据其中的操作指令从OTPMemory中读取启动密钥；获取到目标存储区域中的启动密钥后，CPU基于第一控制指令控制OTP controller关闭对目标存储区域的访问权限；CPU基于只读程序和启动密钥解密软件镜像后，跳转到解密后的软件镜像中启动软件镜像。通过将启动密钥放到OTP Memory中，以及OTP controller控制对目标存储区域的访问权限，可以确保芯片软件镜像在存储和运行过程中的安全性。
一种芯片安全启动方法

[发明专利]一种基于MD5的加密方法及系统-CN201910027132.6有效
发明人：曹富强 -专利权人： 无锡华大国奇科技有限公司
申请日： 2019-01-11 - 公布日： 2021-12-31 - 主分类号： H04L9/06 文献下载
摘要：本发明提供了一种基于MD5的加密方法及系统，所述方法包括以下步骤：S1，获取随机数网络、待加密数据和随机数种子；S2，从所述随机数种子中获取随机数，依据所述随机数和随机数网络，生成二进制数据；S3，对所述待加密数据进行一个轮次的MD5运算，生成所述轮次对应的中间数；S4，利用所述二进制数据对所述中间数进行按位异或运算，生成第二中间数；S5，利用所述第二中间数和所述待加密数据，进行下一个轮次的MD5运算，生成第三中间数；S6，利用所述第三中间数依次重复执行步骤S4和S5，直至MD5运算的轮次个数达到预设轮次，得到加密数据；所述方法解决了现有技术中开源加密算法容易被破解的问题，满足高安全性要求的业务需求。
一种基于 md5 加密方法系统

[实用新型]一种时钟网络结构-CN202023074546.1有效
发明人：张陈兰;黄平;何梓明;杨洋;陈宏 -专利权人： 无锡华大国奇科技有限公司
申请日： 2020-12-18 - 公布日： 2021-07-20 - 主分类号： G06F30/396 文献下载
摘要：本实用新型公开一种时钟网络结构，其包括分频电路、时钟树和若干个倍频电路，其中时钟树分别与分频电路和各倍频电路相连；所述分频电路，用于接收来自时钟源的初始时钟信号，并对所述初始时钟信号进行分频，将所得分频信号发送至时钟树；所述倍频电路，用于接收时钟树输出的输出信号，并对所述输出信号进行倍频，输出倍频信号，所述倍频信号与所述初始时钟信号的频率一致。本实用新型通过分频电路降低时钟树的时钟源头的时钟频率，从而降低整个时钟树工作的时钟频率，有效减少时钟树的功耗；然后再通过在时钟树分枝末端添加倍频电路，从而还原时钟频率，保证本实用新型中时钟网络结构所在的芯片的正常工作。
一种时钟网络结构

[实用新型]一种芯片的可测试性架构-CN202022636637.3有效
发明人：张陈兰;黄平;何梓明;杨洋;陈宏 -专利权人： 无锡华大国奇科技有限公司
申请日： 2020-11-13 - 公布日： 2021-07-20 - 主分类号： G06F11/22 文献下载
摘要：本实用新型公开了一种芯片的可测试性架构，涉及集成电路技术领域。本实用新型所提供的可测试性架构包括测试逻辑模块和功能逻辑模块，所述测试逻辑模块包括独立测试单元和混合测试单元，所述独立测试单元和所述功能逻辑模块相互分离；所述可测试性架构具有功能模式和测试模式，在所述功能模式下，所述独立测试单元的供电被断开；在测试模式下，所述独立测试单元、所述混合测试单元、所述功能逻辑模块的供电处于接通状态。本实用新型在使用时钟门控降低可测试设计芯片动态功耗的基础上，通过多电源域的方法，对测试逻辑模块断电，达到大幅度减少静态功耗的目的，使得芯片的工作时的总体功耗更低。
一种芯片测试架构

[发明专利]一种时钟网络结构、一种时钟信号传递方法-CN202011510277.0在审
发明人：张陈兰;黄平;何梓明;杨洋;陈宏 -专利权人： 无锡华大国奇科技有限公司
申请日： 2020-12-18 - 公布日： 2021-03-26 - 主分类号： G06F30/396 文献下载
摘要：本发明公开一种时钟网络结构及一种时钟信号传递方法，其中时钟网络结构包括分频电路、时钟树和若干个倍频电路，其中时钟树分别与分频电路和各倍频电路相连；所述分频电路，用于接收来自时钟源的初始时钟信号，并对所述初始时钟信号进行分频，将所得分频信号发送至时钟树；所述倍频电路，用于接收时钟树输出的输出信号，并对所述输出信号进行倍频，输出倍频信号，所述倍频信号与所述初始时钟信号的频率一致。本发明通过在时钟树根部添加一个分频电路，降低时钟树的时钟源头的时钟频率，从而通过降低时钟树工作的时钟频率以减少功耗；然后再通过在时钟树分枝末端添加倍频电路，从而还原时钟频率，保证本发明中时钟网络结构所在的芯片的正常工作。
一种时钟网络结构信号传递方法

[发明专利]一种芯片的可测试性架构-CN202011271586.7在审
发明人：张陈兰;黄平;何梓明;杨洋;陈宏 -专利权人： 无锡华大国奇科技有限公司
申请日： 2020-11-13 - 公布日： 2021-01-26 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种芯片的可测试性架构，涉及集成电路技术领域。本发明所提供的可测试性架构包括测试逻辑模块和功能逻辑模块，所述测试逻辑模块包括独立测试单元和混合测试单元，所述独立测试单元和所述功能逻辑模块相互分离；所述可测试性架构具有功能模式和测试模式，在所述功能模式下，所述独立测试单元的供电被断开；在测试模式下，所述独立测试单元、所述混合测试单元、所述功能逻辑模块的供电处于接通状态。本发明在使用时钟门控降低可测试设计芯片动态功耗的基础上，通过多电源域的方法，对测试逻辑模块断电，达到大幅度减少静态功耗的目的，使得芯片的工作时的总体功耗更低。
一种芯片测试架构

[实用新型]双模式隔离控制电路-CN201920167311.5有效
发明人：曹富强 -专利权人： 无锡华大国奇科技有限公司
申请日： 2019-01-30 - 公布日： 2019-08-27 - 主分类号： H02M1/06 文献下载
摘要：本实用新型公开了一种双模式隔离控制电路，其通过对内部电源模块、开关控制单元及隔离单元的协调设计，隔离单元的工作可经由两种方式进行，所述内部电源模块在关断时产生控制信号，所述开关控制单元处于空置状态时，所述隔离单元输出隔离信号；所述开关控制单元处于工作状态时，所述隔离单元输出隔离信号。从而提高了隔离单元输出的灵活性。该电路功耗低，灵活度高，可实现在后端应用上的极高复用性。
隔离单元开关控制单元隔离控制电路内部电源模块输出隔离双模式产生控制信号本实用新型电路功耗高复用性后端应用灵活度状态时关断空置输出协调

[发明专利]双模式隔离控制电路-CN201910090438.6在审
发明人：曹富强 -专利权人： 无锡华大国奇科技有限公司
申请日： 2019-01-30 - 公布日： 2019-04-12 - 主分类号： H02M1/06 文献下载
摘要：本发明公开了一种双模式隔离控制电路，其通过对内部电源模块、开关控制单元及隔离单元的协调设计，隔离单元的工作可经由两种方式进行，所述内部电源模块在关断时产生控制信号，所述开关控制单元处于空置状态时，所述隔离单元输出隔离信号；所述开关控制单元处于工作状态时，所述隔离单元输出隔离信号。从而提高了隔离单元输出的灵活性。该电路功耗低，灵活度高，可实现在后端应用上的极高复用性。
隔离单元开关控制单元隔离控制电路内部电源模块输出隔离双模式产生控制信号电路功耗高复用性后端应用灵活度状态时关断空置输出协调

[发明专利]隔离控制电路-CN201510992995.9有效
发明人：曹富强 -专利权人： 无锡华大国奇科技有限公司
申请日： 2015-12-25 - 公布日： 2018-09-14 - 主分类号： H03K19/20 文献下载
摘要：本发明提供一种与隔离单元和待关断区域集成在同一芯片内，隔离控制电路电性连接隔离单元和待关断区域，隔离控制电路包括与待关断区域相连接的检测级，检测级检测待关断区域内待关断电源的电压变化并根据待关断电源的电压变化输出稳定的关断或打开信号至隔离单元的使能端。
隔离控制电路

[发明专利]弹性先进先出存储器及存储方法-CN201410491938.8有效
发明人：曹富强 -专利权人： 无锡华大国奇科技有限公司
申请日： 2014-09-23 - 公布日： 2018-05-22 - 主分类号： G06F5/06 文献下载
摘要：本发明公开了一种弹性先进先出存储器及存储方法，应用于USB3.0中，该存储器采用主控制器开启或者关闭读控制器和写控制器，采用写控制器控制写计数器进行计数，为存储体提供数据的写地址，并将外部输入的数据写入存储体，采用读控制器控制读计数器进行计数，为存储体提供数据的读地址，并输出存储体中的数据，采用同步电路获取写计数器和读计数器的地址值，并将地址值传送给写控制器和读控制器，以进行比较，同时，采用基于地址的握手逻辑来同步写控制器和读控制器的状态信号，从而克服了现有技术中跨时钟域数据传输不稳定的问题，进而使得跨时钟域数据传输更加可靠和稳定。
弹性先进存储器存储方法

1
2
3
下一页»
尾页
共 42 条