“处理器寄存器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11195568个，建议您升级VIP下载更多相关专利

[发明专利]一种数据处理方法及装置、存储介质-CN202010520154.9在审
发明人：刘君 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-06-09 - 公布日： 2020-10-16 - 主分类号： G06F9/30 文献下载
摘要：本申请实施例提供了一种数据处理方法及装置、存储介质，数据处理装置的处理器中包括索引寄存器组，该方法包括：根据指令代码，得到索引寄存器的第一索引值，并根据第一索引值确定索引寄存器，指令代码通过编译器产生，索引寄存器为索引寄存器组中的寄存器；获取索引寄存器中存储的第一内容，并根据第一内容确定第一矢量寄存器；以通过访问第一矢量寄存器执行指令代码。
一种数据处理方法装置存储介质

[发明专利]减少多线程处理器中寄存器文件端口的方法和装置-CN200380102330.1有效
发明人： E·霍凯奈克;M·穆吉尔;C·J·格洛斯纳 -专利权人：沙桥技术有限公司
申请日： 2003-10-09 - 公布日： 2005-12-14 - 主分类号： G06F9/00 文献下载
摘要：公开了用于多线程处理器的基于线程的寄存器文件存取的技术。多线程处理器确定与具体的处理器线程相关的线程标识符，并使用至少一部分的线程标识符来选择与对应的处理器线程将要存取的相关寄存器的具体部分。在示意性实施例中，寄存器文件被分成偶数和奇数部分，使用线程标识符的最低有效位或其它部分来选择供给定的处理器线程使用的偶数部分或奇数部分。基于线程的寄存器文件可结合权标触发的线程和指令流水线来使用。本发明有利地降低了寄存器文件端口需求并由此降低了功耗，同时保持了预期的并发水平。
减少多线程处理器寄存器文件端口方法装置

[发明专利]处理数据的负载共享系统及方法以及具有负载共享的通信系统-CN95196646.4无效
发明人： O·艾夫森;K·威尔德林 -专利权人：艾利森电话股份有限公司
申请日： 1995-10-17 - 公布日： 2004-01-07 - 主分类号： G06F9/46 文献下载
摘要：数据处理系统包括中央处理器系统，该中央处理器系统包括至少一个对信号进行处理和管理的信号处理器(SPU)和至少一个包括多端口进程寄存器存储器(RM)的执行处理器(IPU)。信号处理器(SPU)和执行处理器(IPU)协作,该数据处理系统还包括系统存储器(SM)。系统的至少一个信息量处理程序级(THL，BAL)包括在执行处理器的寄存器存储器(RM)内的至少两个相同的寄存器组该寄存器存储器(RM)至少包括信号输入端口(A)、信号输出端口(B)和数据存取端口(C)之一,信号处理器(SPU)和执行处理器(IPU)之间的信号数据传送由信号处理器(SPU)在执行期间进行。执行处理器(IPU)通过切换寄存器组直接切换从一个作业至另一个作业的执行。
处理数据负载共享系统方法以及具有通信

[发明专利]一种DMA配置方法和配置电路-CN202111248565.8在审
发明人：潘卫星;王维伟 -专利权人：北京希姆计算科技有限公司
申请日： 2021-10-26 - 公布日： 2023-04-28 - 主分类号： G06F13/28 文献下载
摘要：本申请提供了一种DMA配置方法和配置电路，方法包括：将DMA配置指令包存储至指令发射槽；其中指令发射槽中待发送的DMA配置指令包为目标DMA配置指令包；响应于所述目标DMA配置指令包为CSR寄存器配置包，将所述CSR寄存器配置包发送至CSR寄存器，以使所述CSR寄存器根据所述CSR寄存器配置包更新配置参数数据；响应于所述目标DMA配置指令包为待执行指令包，启动状态机；基于启动的所述状态机以及所述CSR寄存器中的配置参数数据，进行DMA模块的配置。本申请实施例中，基于状态机的配置，将读写寄存器命令和数据发送至处理器的DMA模块，用于处理器内的控制寄存器(CSR)的配置，解决了NP处理器与处理器间因距离远，导致的延时长，效率低的问题，提升数据搬运的效率
一种 dma 配置方法电路

[发明专利]一种抑制本振泄露信号的方法、电路板及通信设备-CN201710184859.6有效
发明人：黄健安 -专利权人：京信通信系统(中国)有限公司
申请日： 2017-03-24 - 公布日： 2020-02-07 - 主分类号： H04B15/04 文献下载
摘要：所述方法应用于一电路板，所述电路板包括一处理器、与处理器连接的寄存器，该方法包括：处理器获取基带信号中的本振泄露信号；若本振泄露信号的功率大于第一预设值，处理器在寄存器的第一预设调整范围内调整寄存器的值为第一值；在寄存器的值为第一值时，经过寄存器之后的本振泄露信号的功率小于等于第一预设值；其中，第一预设调整范围小于寄存器的最大调整范围。由于第一预设调整范围小于寄存器的最大调整范围，所以只需要在较小的调整范围调整寄存器的值，从而节省了时间，提高了效率。通过这种方式，解决了现有技术中本振泄露信号的抑制过程效率较低的技术问题。
一种抑制泄露信号方法电路板通信设备

[发明专利]多处理器核的信息交互和资源分配的方法及系统-CN200910205958.3有效
发明人：陶建平;王吉文;方应龙;汪坚 -专利权人：中兴通讯股份有限公司
申请日： 2009-11-17 - 公布日： 2011-05-18 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了多处理器核的信息交互和资源分配的方法及系统，所述方法包括：在系统中配置IPC阵列模块，其每个端口与一个处理器连接，并在端口配置群发控制寄存器来控制各处理器间进行信息交互；在DMA控制器中配置通道申请屏蔽寄存器及与各处理器的中断控制器相连的中断定向寄存器，通道申请输入每个DMA控制器的通道申请屏蔽寄存器，通过对通道申请屏蔽寄存器的选择操作来确定相应的DMA控制器向对应的通道申请进行响应；响应的DMA控制器中的控制逻辑模块发出中断申请，经过中断定向寄存器的选择，发送给对应处理器的中断控制器。本发明可以使SOC资源在多个CPU中协调使用，中断和DMA资源在多处理器间进行有序、有效分配。
处理器信息交互资源分配方法系统

[发明专利]用于执行共轭置换指令的处理设备-CN201680075982.8在审
发明人： A·K·米什拉;K·A·杜什;E·乌尔德-阿迈德-瓦尔;J·考博尔;D·T·马尔 -专利权人：英特尔公司
申请日： 2016-11-18 - 公布日： 2018-08-31 - 主分类号： G06F15/80 文献下载
摘要：处理器可以包括用于接收多个源元素的第一寄存器和第二寄存器。处理器可以在第三寄存器处接收置换索引。共轭置换索引具有元素，元素中的每一个对应于源元素中的一个。处理器然后基于对应于源元素的选择元素将源元素中的每一个存储到第二寄存器中的位置。
寄存器源元素处理器共轭置换索引单指令多数据处理设备存储置换指令

[发明专利]一种集成条码解码芯片的片上系统-CN201010189000.2有效
发明人：蔡强;蔡春水;林建华;林朝金 -专利权人：福建新大陆电脑股份有限公司
申请日： 2010-06-01 - 公布日： 2010-11-10 - 主分类号： G06K7/10 文献下载
摘要：本发明提供一种集成条码解码芯片的片上系统，其特征在于，包括：条码解码芯片，用于对输入的条码图像进行解码；处理器系统，用于为片上系统提供控制功能；条码解码芯片包括：寄存器组，包括命令寄存器和数据寄存器，命令寄存器用于暂存命令，数据寄存器用于暂存数据；条码解码流水线，用于处理条码图像；主控逻辑模块，从命令寄存器获取处理命令，根据处理命令将条码图像传输至条码解码流水线进行解码；总线接口，条码解码芯片通过总线接口与处理器系统电连接透过以上设置，本发明将条码解码芯片与处理器系统进行集成，使得处理器可迅速访问条码解码芯片，从而减轻研发人员负担，更具有使用方便、解码速度更快、成本更低的优点。
一种集成条码解码芯片系统

[发明专利]具有BISR逻辑电路的存储器控制器、其操作方法及存储系统-CN202110651801.4在审
发明人：金宝拉;禹洙海;林在日 -专利权人：爱思开海力士有限公司
申请日： 2021-06-11 - 公布日： 2022-04-12 - 主分类号： G11C29/44 文献下载
摘要：本申请公开了具有BISR逻辑电路的存储器控制器、其操作方法及存储系统。存储器控制器包括核心处理器和内建自修复(BISR)逻辑电路。核心处理器包括具有多个寄存器值的寄存器文件，这些寄存器值对应于控制存储器件的自修复操作的修复命令。BISR逻辑电路从核心处理器接收多个寄存器值中的至少一个，并将多个寄存器值中的至少一个转换为修复命令中的至少一个，以向存储器件输出修复命令中的至少一个。核心处理器响应于从与存储器控制器耦接的外部固件输出的固件指令向BISR逻辑电路传送多个寄存器值中的至少一个。
具有 bisr 逻辑电路存储器控制器操作方法存储系统

[发明专利]配置成使用图形处理指令对可变长度向量进行操作的向量处理器-CN201680013786.8有效
发明人： M·慕德吉尔;G·J·纳赛尔;C·J·格洛斯内尔;A·J·赫内;V·卡拉什尼科夫;S·阿格拉沃尔 -专利权人：优创半导体科技有限公司
申请日： 2016-01-29 - 公布日： 2021-09-28 - 主分类号： G06F9/30 文献下载
摘要：公开了计算机处理器。该计算机处理器可包括向量单元，向量单元包括向量寄存器文件，其包括至少一个寄存器以保存变化数量的元素。该计算机处理器还可包括处理逻辑，其配置成使用一个或多个图形处理指令来对向量寄存器文件中的变化数量的元素进行操作。该计算机处理器可被实现为单片集成电路。
配置使用图形处理指令可变长度向量进行操作处理器

[发明专利]访问命令/地址寄存器装置中存储的数据-CN201410831992.2有效
发明人： K.S.拜恩斯;K.J.拉夫;G.弗吉斯;S.萨 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2018-03-30 - 主分类号： G06F12/1009 文献下载
摘要：通过跨地址总线将数据传递给与数据总线连接的装置，由连接到数据总线的装置从中读取数据，来读取没有连接到数据总线的寄存器。寄存器驻留在经由地址总线连接到存储器装置(其连接到地址总线和数据总线)的寄存器装置中。主处理器触发寄存器装置通过地址总线向存储器装置上的寄存器传递信息。主处理器然后从存储器装置的寄存器中读取该信息。
访问命令地址寄存器装置存储数据

[发明专利]访问命令/地址寄存器装置中存储的数据-CN201180075692.0有效
发明人： K.S.拜恩斯;K.J.拉夫;G.弗吉斯;S.萨 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2014-08-20 - 主分类号： G06F12/00 文献下载
摘要：通过跨地址总线将数据传递给与数据总线连接的装置，由连接到数据总线的装置从中读取数据，来读取没有连接到数据总线的寄存器。寄存器驻留在经由地址总线连接到存储器装置(其连接到地址总线和数据总线)的寄存器装置中。主处理器触发寄存器装置通过地址总线向存储器装置上的寄存器传递信息。主处理器然后从存储器装置的寄存器中读取该信息。
访问命令地址寄存器装置存储数据

[发明专利]一种基于多核处理器的高速数据流处理方法和系统-CN202110921814.9在审
发明人：谭四方 -专利权人：深圳市德明利技术股份有限公司
申请日： 2021-08-11 - 公布日： 2021-11-26 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种基于多核处理器的高速数据流处理方法和系统。其中，所述方法包括：为多核处理器中的每个处理器配置数据缓存存储器，和为该多核处理器中的每个处理器中的指令寄存器添加指令预取寄存器，和在该多核处理器中的每个处理器在分别执行一条指令的同时，提前通知该配置的数据缓存存储器从主运行内存中获取对应该添加的指令预取寄存器对指令数据的要求的数据，以及根据该提前通知的该配置的数据缓存存储器从主运行内存中获取对应该添加的指令预取寄存器对指令数据的要求的数据，通过该每个处理器添加的指令预取寄存器分别执行对应的指令。通过上述方式，能够实现提高多核处理器整体的运行计算效能和效率。
一种基于多核处理器高速数据流处理方法系统

[发明专利]一种处理器、UFS控制方法及计算机系统-CN202080104532.3在审
发明人：刘彬峰;张广宇;杨涛 -专利权人：华为技术有限公司
申请日： 2020-07-31 - 公布日： 2023-06-06 - 主分类号： G06F3/06 文献下载
摘要：本申请公开了一种处理器、UFS控制方法及计算机系统，该处理器主要包括第一处理器核、第二处理器核、HCI和SDS。其中，HCI包括第一扩展门铃寄存器和第二扩展门铃寄存器。第一处理器核可以通过第一扩展门铃寄存器调用HCI向SDS提供第一指令信息；第二处理器核可以通过第二扩展门铃寄存器调用HCI向SDS提供第二指令信息。第一处理器核和第二处理器核调用HCI的过程互不干扰，从而有利于提高UFS访问效率。
一种处理器 ufs 控制方法计算机系统

[发明专利]一种液晶显示驱动电路及液晶显示装置-CN201110073926.X有效
发明人：麦宋平;张春;王志华 -专利权人：清华大学深圳研究生院
申请日： 2011-03-25 - 公布日： 2011-07-13 - 主分类号： G09G3/36 文献下载
摘要：本发明公开了一种液晶显示驱动电路，包括控制寄存器、时序控制模块、显示缓冲寄存器、偏置电压产生模块和电极驱动模块，还包括自动刷新专用寄存器，自动刷新专用寄存器，专用于存储按规律性刷新的显示元素的显示数据。液晶显示驱动电路在进行这些按规律性刷新任务时，自动刷新专用寄存器在控制寄存器堆、时序控制模块的控制下将主处理器写入的该显示元素的显示数据以定时循环的方式加载至显示缓冲寄存器，之后再送入电极驱动模块中用于电极驱动信号的生成按规律性刷新的显示元素的整个刷新过程不需要前端的主处理器的参与控制，使得主处理器不用为了更新那些定时刷新的显示元素而频繁地从休眠状态中唤醒，大大降低前端的主处理器的功耗。
一种液晶显示驱动电路液晶显示装置