“处理器寄存器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11195568个，建议您升级VIP下载更多相关专利

[发明专利]用于共享处理器过程上下文的寄存器堆组织-CN201510938098.X有效
发明人：吴永强;朱鹏飞;孙红霞;E·圭德蒂 -专利权人：世意法(北京)半导体研发有限责任公司;意法半导体股份有限公司
申请日： 2011-12-30 - 公布日： 2018-07-20 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及用于共享处理器过程上下文的寄存器堆组织。具体地，一种寄存器堆组织用于支持来自多个处理器或流水线的多个访问。这种共享寄存器堆被组织用于包括高性能(HP)内核和低功率(LP)内核的多个处理器设备。该共享寄存器堆包括耦合至独立HP和LP写和读端口的独立HP和LP存储单元。
用于共享处理器过程上下文寄存器组织

[发明专利]用于共享处理器过程上下文的寄存器堆组织-CN201110461471.9有效
发明人：吴永强;朱鹏飞;孙红霞;E·圭德蒂 -专利权人：世意法(北京)半导体研发有限责任公司;意法半导体股份有限公司
申请日： 2011-12-30 - 公布日： 2013-07-03 - 主分类号： G06F15/167 文献下载
摘要：本发明涉及用于共享处理器过程上下文的寄存器堆组织。具体地，一种寄存器堆组织用于支持来自多个处理器或流水线的多个访问。这种共享寄存器堆被组织用于包括高性能(HP)内核和低功率(LP)内核的多个处理器设备。该共享寄存器堆包括耦合至独立HP和LP写和读端口的独立HP和LP存储单元。
用于共享处理器过程上下文寄存器组织

[实用新型]共享寄存器堆和相应的多处理器设备-CN201120576879.6有效
发明人：吴永强;朱鹏飞;孙红霞;E·圭德蒂 -专利权人：世意法(北京)半导体研发有限责任公司;意法半导体股份有限公司
申请日： 2011-12-30 - 公布日： 2013-01-30 - 主分类号： G06F15/167 文献下载
摘要：本实用新型涉及共享寄存器堆和相应的多处理器设备。具体地，一种寄存器堆组织用于支持来自多个处理器或流水线的多个访问。这种共享寄存器堆被组织用于包括高性能(HP)内核和低功率(LP)内核的多个处理器设备。该共享寄存器堆包括耦合至独立HP和LP写和读端口的独立HP和LP存储单元。
共享寄存器相应处理器设备

[发明专利]使用标量/向量指令处理数据的系统和方法-CN200780030183.X有效
发明人：卢奇安·科德雷斯库;埃里克·普隆德克;泰勒·辛普森 -专利权人：高通股份有限公司
申请日： 2007-08-15 - 公布日： 2009-08-05 - 主分类号： G06F9/30 文献下载
摘要：本发明揭示一种处理器装置，其包含具有用于标量和向量操作的经组合条件码寄存器的寄存器堆。所述处理器装置利用所述经组合条件码寄存器来进行标量和向量操作。此外，比较操作可将所得位存储在所述经组合条件码寄存器中，且条件操作可利用所述经组合条件码寄存器位来评估条件。
使用标量向量指令处理数据系统方法

[发明专利]一种寄存器数据读取的优化方法、装置及介质-CN202111063009.3有效
发明人：郑重;孙彩霞;郭维;倪晓强;黄立波;王俊辉;隋兵才;雷国庆;郭辉;邓全;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2021-09-10 - 公布日： 2023-09-26 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种寄存器数据读取的优化方法、装置及介质，本发明寄存器数据读取的优化方法包括在处理器中包含由多项寄存器值组成的操作数缓冲的情况下，利用现有的指令发射逻辑，在没有指令可发射使得发射逻辑空闲时，若寄存器端口空闲则将指令的操作数从寄存器中读出到操作数缓冲中进行缓冲以减少寄存器端口冲突的概率、提高处理器性能。本发明旨在在乱序微处理器中，通过利用寄存器端口访问的空闲时间将指令操作数读出，从而降低端口共享造成的冲突。
一种寄存器数据读取优化方法装置介质

[发明专利]非阻塞协处理器接口方法和系统-CN201210030352.2有效
发明人：沙力;兰军强;朱磊 -专利权人：上海算芯微电子有限公司
申请日： 2012-02-10 - 公布日： 2013-08-14 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及一种非阻塞协处理器接口方法和系统，该方法包括以下步骤：由主处理器向协处理器发送调用指令，并且在发送完成后主处理器继续执行后续指令，根据该调用指令获得协处理器的操作参数；协处理器根据所述操作参数执行操作；协处理器在操作完成后将操作结果存储在协处理器内部寄存器中；当主处理器需要协处理器的操作结果时，由主处理器向协处理器发出返回指令，并根据该返回指令获得返回参数；协处理器根据所述返回参数将协处理器内部寄存器中存储的操作结果写入外部寄存器；主处理器读取该外部寄存器中的操作结果。
阻塞处理器接口方法系统

[发明专利]跨线程寄存器共享技术-CN200410046147.0无效
发明人：尼古拉斯·G·萨姆拉;安德鲁·S·黄 -专利权人：英特尔公司
申请日： 2004-06-02 - 公布日： 2005-02-09 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种用于在微处理器中共享寄存器资源的技术。本发明的实施例涉及用于多线程指令的微处理器内的寄存器共享技术，其有助于将最优数量的物理寄存器映射到希望数量的逻辑寄存器，而不会带来大量的硬件开销。
线程寄存器共享技术

[发明专利]管理多处理器计算机系统中的系统管理中断的系统和方法-CN200710163011.1有效
发明人： V·尼嘉瓦昵;M·瑞杰瑞嘉;王必强;吴武贤 -专利权人：戴尔产品有限公司
申请日： 2007-09-28 - 公布日： 2008-04-02 - 主分类号： G06F13/24 文献下载
摘要：公开一种系统和方法，其中在多处理器系统的一个处理器执行中断处理序列期间，处理器将原因码写入状态寄存器以识别中断的原因。系统的BIOS码对中断初始寄存器进行写入，以使每个处理器进入中断处理序列。系统的每个处理器基于状态寄存器的内容处理中断，使得每个处理器同步地处理将引起本地中断的事件的中断。
管理处理器计算机系统中的系统管理中断系统方法

[发明专利]寄存器文档电路-CN01137281.8无效
发明人：乔纳森·迈克尔·哈里斯;艾德里安·菲利普·怀斯;奈杰尔·彼德·托法姆 -专利权人：斯罗扬有限公司
申请日： 2001-11-02 - 公布日： 2002-07-10 - 主分类号： G06F9/38 文献下载
摘要：可用于处理器或处理器内核中的寄存器文档电路,它包含多个物理寄存器(320－32D－1)以及分别对应于物理寄存器的多个标记存储部分(340－34D－1)。每个标记存储部分存放一个标记,该标记表示分配给相应物理寄存器的逻辑寄存器ID。寄存器选择单元(36)接收逻辑寄存器ID(R)并选择其标记与收到的逻辑寄存器ID相匹配的那一个物理寄存器。标记变更单元(38)变更所存放的标记,从而改变至少一个逻辑寄存器ID与一个物理寄存器之间的映象关系。这样的寄存器文档电路能够快速而有效地改变逻辑寄存器ID与物理寄存器之间的映象关系,同时能够快速选中所需的物理寄存器。
寄存器文档电路

[发明专利]一种处理器的环回结构及数据环回处理方法-CN201110122402.5无效
发明人：黎立煌;李炜 -专利权人：中兴通讯股份有限公司
申请日： 2011-05-12 - 公布日： 2012-11-14 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种处理器的环回结构及数据环回处理方法，环回结构包括：寄存器文件单元、数据存储单元、数据读取单元，其中，寄存器文件单元，用于为数据存储单元和数据读取单元提供数据的读写服务；数据存储单元，连接寄存器文件单元，用于从寄存器文件单元的读口读取数据，并对读取的数据进行数据变换后反馈到数据读取单元；数据读取单元，连接寄存器文件单元和数据存储单元，用于对数据存储单元反馈的数据进行变换后通过寄存器文件单元的写口写入到寄存器文件单元中通过本发明，能够提高处理器的效率、降低处理器的功耗。
一种处理器结构数据处理方法

[发明专利]一种浮点协处理器及相应的配置、控制方法-CN201010586647.9有效
发明人：李松 -专利权人：东莞市泰斗微电子科技有限公司
申请日： 2010-12-14 - 公布日： 2011-05-04 - 主分类号： G06F9/30 文献下载
摘要：一种浮点协处理器，所述处理器包括，配置寄存器及状态和结果寄存器，多操作运算控制电路以及Cordic迭代运算引擎，所述配置寄存器包括复数个操作使能寄存器，复数个操作码寄存器，操作数寄存器以及启动寄存器,所述操作使能寄存器用于对所述操作码寄存器进行使能；所述多操作运算控制电路根据所述操作使能寄存器的配置完成多个所述操作码寄存器所配置的操作。
一种浮点处理器相应配置控制方法

[发明专利]主处理器与协处理器接口之间的异常处理方法及实现装置-CN200910152506.3无效
发明人：彭信民;葛海通;孟建熠;严晓浪 -专利权人：杭州中天微系统有限公司
申请日： 2009-09-11 - 公布日： 2010-02-17 - 主分类号： G06F11/07 文献下载
摘要：一种主处理器与协处理器接口之间的异常处理方法，包括以下步骤：A.当协处理器产生异常信号，并通知主处理器；B.主处理器根据产生的异常信号自动切换成产生异常的协处理器：通过将原来的主处理器状态寄存器备份到主处理器状态影子寄存器中，自动修改当前主处理器状态寄存器并选中产生异常的协处理器；C.主处理器执行完异常服务程序，通过一条主处理器异常返回指令返回的同时，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复。以及提供一种实现所述异常处理方法的装置。本发明能够加快异常处理速度、实时性良好、提高切换效率。
处理器接口之间异常处理方法实现装置

[发明专利]安全管理硬件资源的主机CPU架构系统和方法-CN202010861989.0有效
发明人：姜新;应志伟;刘子行 -专利权人：海光信息技术股份有限公司
申请日： 2020-08-25 - 公布日： 2021-07-16 - 主分类号： G06F21/57 文献下载
摘要：提供安全管理主机CPU架构系统中硬件资源的系统和方法，该系统包括主机CPU以及安全处理器，其中，该安全处理器与主机CPU不同且分离，该安全处理器控制与物理内存页面管理相关的特定寄存器，且该安全处理器被配置为：响应于主机CPU发送的对与物理内存页面管理相关的特定寄存器的操作请求，基于特定寄存器的类型，拒绝主机CPU的操作请求或只允许主机CPU读取特定寄存器。
安全管理硬件资源主机 cpu 架构系统方法

[发明专利]一种卷积神经网络的运算装置及服务器-CN202110905140.3有效
发明人：杨继林 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-08-08 - 公布日： 2023-08-25 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种卷积神经网络的运算装置及服务器，装置包括：主处理器；与主处理器连接的协处理器，协处理器包括寄存器模块以及运算模块，寄存器模块包含多个寄存器；外部存储器，外部存储器分别与主处理器以及协处理器连接，并且存储有卷积神经网络卷积运算的输入输出数据；其中，主处理器配置为基于RISC‑V定义多个指令，并向协处理器发送指令；协处理器配置为解析指令，并将解析后的指令发送给对应的寄存器；寄存器配置为基于接收到的指令
一种卷积神经网络运算装置服务器

[发明专利]组合微处理器内的多个寄存器单元的方法和系统-CN200780028268.4有效
发明人：卢奇安·科德雷斯库;埃里克·普隆德克;曾贸 -专利权人：高通股份有限公司
申请日： 2007-07-31 - 公布日： 2009-07-29 - 主分类号： G06F9/315 文献下载
摘要：本发明描述一种用以组合微处理器(例如数字信号处理器)内的多个寄存器单元的方法和系统。从处理单元内的寄存器堆结构检索第一寄存器单元和第二寄存器单元，所述第一寄存器单元和所述第二寄存器单元非相邻地位于所述寄存器堆结构内。在执行单一指令期间进一步组合所述第一寄存器单元和所述第二寄存器单元以形成所得寄存器单元。最后，将所述所得寄存器单元存储在所述寄存器堆结构内以用于进一步处理。或者，检索来自所述第一寄存器单元的第一半字单元和来自所述第二寄存器单元的第二半字单元。在执行单一指令期间将所述第一半字单元和所述第二半字单元进一步输入到所得寄存器单元的对应高部分和低部分中以形成所述所得寄存器单元。最后，将所述所得寄存器单元存储在所述寄存器堆结构内以用于进一步处理。
组合微处理器寄存器单元方法系统