“可重构密码”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4755402个，建议您升级VIP下载更多相关专利

[发明专利]可重构密码协处理器电路-CN200310114562.0无效
发明人：曲英杰;刘卫东;战嘉瑾;刘志恒;何云鹏;丁勇;张世友 -专利权人：海信集团有限公司
申请日： 2003-12-27 - 公布日： 2005-07-06 - 主分类号： H04L9/16 文献下载
摘要：本发明所述的可重构密码协处理器电路，可以实现根据用户需要随机重构密码的协处理器，从而实现多种密码算法间的切换，提高整体系统的适应性和安全性。所述的可重构密码协处理器电路，主要包括有存储模块、控制模块和可重构密码处理单元。所述的可重构密码协处理器电路，具有较大的灵活性，可重构密码协处理器能够实现多种不同的密码算法；具有相当强的适应性，可重构密码协处理器能够实现多种不同的密码算法、不同的密码用户或者同一密码用户在不同的时间段内，选择使用不同的密码算法；具有良好的扩展性，一旦密码算法被攻破或由于其它原因造成密码算法不能继续使用，可以基于可重构密码协处理器设计新的密码算法，以取代原来的密码算法；具有较高的安全性。
可重构密码处理器电路

[发明专利]一种可重构阵列配置方法、装置、设备以及存储介质-CN202210574255.3有效
发明人：刘曼;张奇惠;王立峰 -专利权人：广州万协通信息技术有限公司
申请日： 2022-05-25 - 公布日： 2022-08-30 - 主分类号： G06F15/78 文献下载
摘要：本发明实施例公开了一种可重构阵列配置方法、装置、设备以及存储介质。本发明实施例通过将可重构阵列划分为第一区域和第二区域，其中第一区域中的第一PE预先根据目标密码算法配置而成，后续若需要执行目标密码算法时，无需对可重构阵列进行配置，可直接控制第一区域执行目标密码算法，当待执行的密码算法不是目标密码算法时，才对可重构阵列的第二区域进行配置，从而使得可重构阵列能够执行相对应的密码算法。本发明实施例通过设置可重构阵列需要频繁执行的密码算法为目标密码算法，可重构阵列在执行完其他算法后又需要执行目标密码算法时，则无需再重新对PE进行配置，从而节省了对可重构阵列进行配置的时间，提升了可重构阵列的计算效率
一种可重构阵列配置方法装置设备以及存储介质

[发明专利]粗粒度可重构密码逻辑阵列的映射方法及装置-CN201910280257.X有效
发明人：李伟;杜怡然;陈韬;朱春生;郭朋飞;南龙梅;戴紫彬;严迎建;徐劲松;李军伟 -专利权人：中国人民解放军战略支援部队信息工程大学
申请日： 2019-04-09 - 公布日： 2023-03-31 - 主分类号： H04L9/06 文献下载
摘要：本发明提供粗粒度可重构密码逻辑阵列的映射方法及装置，以简化映射过程。粗粒度可重构密码逻辑阵列包括全互联的可重构处理单元PE；方法包括：将密码算法数据流图中的运算节点划分为多个运算簇；将粗粒度可重构密码逻辑阵列中的PE作为蚂蚁节点，使用蚁群算法计算得到粗粒度可重构密码逻辑阵列与运算簇间的最优映射路径可见，在本发明实施例中，预先对密码算法数据流图进行了划分，随后基于运算簇进行映射，增大了密码算法数据流图的映射粒度，相应的降低算法映射复杂度。同时，采用蚁群算法完成粗粒度可重构密码逻辑阵列与运算簇间的映射，可加速映射收敛过程，提高映射性能及效率。
粒度可重构密码逻辑阵列映射方法装置

[发明专利]一种可重构阵列抗功耗攻击方法、装置、设备及存储介质-CN202210579724.0有效
发明人：刘曼;张奇惠;王立峰 -专利权人：广州万协通信息技术有限公司
申请日： 2022-05-26 - 公布日： 2022-10-18 - 主分类号： H04L9/00 文献下载
摘要：本发明实施例公开了一种可重构阵列抗功耗攻击方法、装置、设备及存储介质，方法包括：预测可重构阵列在执行密码算法过程中的计算功耗；根据计算功耗，确定与密码算法相对应的冗余运算；根据密码算法的运算流程，确定密码算法的计算环节；根据计算环节以及冗余运算，生成相应的衍生计算环节；对可重构阵列进行配置，以使可重构阵列执行衍生计算环节以替代执行相应的计算环节，且衍生计算环节的计算结果与相应的计算环节的计算结果相同。本发明实施例能够隐藏可重构阵列在运算密码算法过程中真实的功耗信息，解决了现有技术中可重构阵列在运算密码算法的过程中安全性较低的技术问题。
一种可重构阵列功耗攻击方法装置设备存储介质

[实用新型]基于USB的可重构密码协处理器的板级验证电路-CN200420038273.7无效
发明人：缪建兵;丁勇;曲英杰;战嘉瑾;何云鹏;刘志恒;陈永强;王瑞冰;张世友 -专利权人：海信集团有限公司
申请日： 2004-02-08 - 公布日： 2005-02-02 - 主分类号： G06F11/26 文献下载
摘要：本实用新型公开了一种基于USB的可重构密码协处理器的板级验证电路，它通过采用USB接口电路、下载电缆和可编程阵列电路为可重构密码协处理器提供了一个验证与测试的平台，能够方便地对可重构密码协处理器的逻辑设计模型进行功能验证与测试，便于在正式流片之前发现可重构密码协处理器设计中存在的问题并及时修改，因此能够极大地提高电路设计的可靠性和流片的成功率，降低了开发成本，为基于可重构密码协处理器的加/解密设备的开发奠定了坚实的基础。
基于 usb 可重构密码处理器验证电路

[发明专利]一种面向可重构密码芯片的密码算法调试数据分级分组压缩方法-CN202211722753.4在审
发明人：葛伟;韦社年;许艳鸿;王一飞 -专利权人：东南大学
申请日： 2022-12-30 - 公布日： 2023-04-25 - 主分类号： G06F21/77 文献下载
摘要：本发明公开了一种面向可重构密码芯片的密码算法调试数据分级分组压缩方法。在对可重构密码芯片的调试工作中，调试数据分为可重构密码算法配置信息和运算中间数据。通过对调试数据进行分级分组处理，将每一级模块的调试数据划分为1个或多个分组，之后对调试数据进行填充或拼接处理，然后采用Huffman编码方式对可重构调试数据进行压缩处理。
一种面向可重构密码芯片算法调试数据分级分组压缩方法

[发明专利]一种基于国产FPGA实现软件定义的可重构对称加密方法-CN202011173773.1在审
发明人：于治楼;沈忱;耿士华;陈亮甫 -专利权人：山东超越数控电子股份有限公司
申请日： 2020-10-28 - 公布日： 2021-01-29 - 主分类号： H04L29/06 文献下载
摘要：发明设计一种基于国产FPGA实现软件定义的可重构对称加密方法。软件定义的可重构数据对称加密结构通过系统主机中的自定义软件来驱动并控制硬件资源，可根据系统主机发出的控制命令在实时运行中选择不同的密码算法完成动态重构对数据进行加解密，并且系统主机与重构控制器相连可以通过以太网传输密码算法配置文件完成密码算法配置文件的更新该技术完全满足“软件定义”中需求可定义、硬件可重组、软件可重配、功能可重构的要求。
一种基于国产 fpga 实现软件定义可重构对称加密方法

[实用新型]可重构密码协处理器与USB芯片的接口电路-CN200420038272.2无效
发明人：何云鹏;曲英杰;战嘉瑾;孙尔俊;丁勇;刘志恒;陈永强;缪建兵;王瑞冰;杨帆;丘敏;张世友 -专利权人：海信集团有限公司
申请日： 2004-02-08 - 公布日： 2005-02-02 - 主分类号： G06F3/00 文献下载
摘要：本实用新型提供了一种可重构密码协处理器与USB芯片的接口电路，它通过采用状态机、使能信号生成器、数据长度寄存器、数据计数器以及比较器等元器件实现了可重构密码协处理器与USB芯片之间的通信。该接口电路与可重构密码电路集成成为一个可连接到USB的芯片，不仅大大减小了芯片的管脚数，而且降低了封装的难度，减小了芯片的面积；此外，可重构密码协处理器与主机通过USB接口通信，大大加快了对数据信息的加解密速度
可重构密码处理器 usb 芯片接口电路

[发明专利]一种可重构密码处理器及抗功耗攻击方法-CN201110302279.5有效
发明人：单伟伟;田朝轩;陆寅超;刘新宁;余云帆;时龙兴 -专利权人：东南大学
申请日： 2011-09-28 - 公布日： 2012-06-20 - 主分类号： G06F21/00 文献下载
摘要：本发明公开了一种可重构密码处理器，包括可重构阵列、控制电路、功能配置单元和抗攻击配置单元，其中功能配置单元通过控制电路将可重构阵列配置为工作单元和闲置单元，抗攻击配置单元使所述闲置单元产生随机化的功耗。本发明还公开了一种利用可重构密码处理器实现的抗功耗攻击方法。本发明具有电路开销小，资源利用率高，灵活性高，抗攻击能力强，适用于多种密码算法，可扩展，可升级等特点，可用于信息安全和计算机体系结构相关领域，为设计高安全性、高灵活性、面积适中的密码处理器芯片提供新的解决方案
一种可重构密码处理器功耗攻击方法

[发明专利]可重构线性反馈移位寄存器-CN200410023548.4无效
发明人：刘志恒;曲英杰;丁勇;何云鹏;陈永强;张世友 -专利权人：海信集团有限公司
申请日： 2004-01-29 - 公布日： 2004-12-29 - 主分类号： H04L9/06 文献下载
摘要：一种可重构线性反馈移位寄存器，属于可重构密码协处理器的模块电路。它包括结构配置寄存器及反馈移位寄存器。反馈移位寄存器由移位寄存器和反馈函数电路构成。它可保证密码协处理器电路实现多种不同的加解密算法，大大增加了密码分析(攻击)的难度，提高了密码系统的安全性。具有可重构性，结构简单。可广泛应用于可重构密码协处理器中。
可重构线性反馈移位寄存器

[发明专利]可重构密码处理器-CN201510690005.6有效
发明人：刘雷波;黄海;朱敏;吴有余;尹首一;魏少军 -专利权人：清华大学无锡应用技术研究院
申请日： 2015-10-21 - 公布日： 2018-06-19 - 主分类号： G06F21/72 文献下载
摘要：本发明公开了一种可重构密码处理器，其特征在于，包括：配置模块，用于获取配置参数并进行分配；传输模块，用于根据分配的配置参数发送待处理数据；处理模块，用于得到处理数据，并至传输模块进行输出，处理模块包括：阵列运算缓存，用于存放中间数据与交互数据；可重构阵列，用于实现运算，每个可重构单元具有令牌驱动使能端，以获取令牌使能；异步驱动使能网络，用于根据分配的配置参数得到令牌使能网络，从而提供运算的数据跳转运输方式完成所述可重构阵列的驱动，以控制可重构密码处理器进入相应工作模式。本发明实施例的可重构密码处理器，通过令牌使能驱动执行过程，从而提高了灵活性和执行性能，降低了功耗，更好地保证安全性和可靠性。
令牌使能可重构密码处理器配置参数可重构阵列处理模块传输模块驱动运算分配待处理数据可重构单元处理数据工作模式交互数据配置模块异步驱动运输方式运算缓存中间数据功耗跳转网络发送输出保证

[发明专利]基于可重构计算阵列实现流密码算法的方法、系统及介质-CN201911020613.0有效
发明人：刘雷波;朱敏;魏少军 -专利权人：清华大学无锡应用技术研究院
申请日： 2019-10-24 - 公布日： 2021-12-14 - 主分类号： G06F21/60 文献下载
摘要：本发明实施例提供了基于可重构计算阵列实现流密码算法的方法、系统以及计算机可读存储介质。该方法包括：获取第一配置信息并根据第一配置信息对可重构计算阵列进行第一配置；获取第二配置信息并根据第二配置信息对可重构计算阵列进行第二配置；获取第三配置信息并根据第三配置信息对可重构计算阵列进行第三配置；第一配置、第二配置以及第三配置后的可重构计算阵列可依次对初始化变量、常量寄存器第一值与固定密钥进行初始化、32次循环运算、N次循环计算处理得到N个密钥，其中，N为预设循环次数。本发明实施通过可重构计算阵列实现流密码算法的过程，提高了流密码算法的计算效率和灵活性。
基于可重构计算阵列实现密码算法方法系统介质

[发明专利]一种可信赖的可重构器件及其使用方法-CN201010237818.7有效
发明人：沈昌祥;毛军捷;李健;刘毅 -专利权人：北京工业大学
申请日： 2010-07-23 - 公布日： 2010-11-24 - 主分类号： G06F21/00 文献下载
摘要：本发明属于信息安全领域，尤其涉及一种可信赖的可重构器件及其使用方法。由于可重构器件的可重构特点在工程开发中的应用日益广泛，在网络等复杂的应用环境中，恶意的攻击者同样也可以利用可重构器件的可重构特点，通过篡改等非法手段，达到破坏或者窃取可重构器件中重要信息和工程设计的目的本发明提出通过在可重构器件中设置控制器和密码算法引擎等单元，使用随机数、密码算法和双方相互认证等手段，建立可重构器件与主控设备之间的可信通道的方法，用于配置信息和重要数据的传递。并在调试接口模块和可重构器件的配置模块中实现完整性检查功能，通过可信通道和完整性检查单元，为用户提供一个值得信赖可重构器件和使用方法。
一种可信赖可重构器件及其使用方法

[发明专利]一种高性能密码卡以及其通信方法-CN202010851155.1有效
发明人：雷宗华;彭金辉;陈万顺;习道彬;王阳阳 -专利权人：郑州信大捷安信息技术股份有限公司
申请日： 2020-08-21 - 公布日： 2022-03-15 - 主分类号： G06F21/72 文献下载
摘要：本发明提出一种集成度高的高性能密码卡，包括密码集成芯片、随机源模块、FLASH芯片、PCI‑E接口和智能密码钥匙，密码集成芯片内部集成有主处理器单元、密码算法运算单元、外设接口单元、BAR寄存器和DMA控制器；所述密码集成芯片内还设置有BAR寄存器和DMA控制器；所述BAR寄存器还通过所述命令逻辑通道连接外部主机，接收外部主机下发的管理类指令数据、重构密码算子和DMA配置数据并存储至所述密码算法运算单元的寄存器；所述DMA控制器通过所述运算逻辑通道连接外部主机，通过片内总线连接所述非对称算法运算单元和所述可重构对称摘要算法运算单元，接收外部主机下发的密码运算类数据并转发至所述非对称算法运算单元或所述可重构对称摘要算法运算单元
一种性能密码及其通信方法

[发明专利]一种ASIC和FPGA异构紧耦合结构-CN201611071487.8有效
发明人：拾以娟;曹慧渊;孟涛;蒋炎河 -专利权人：无锡江南计算技术研究所
申请日： 2016-11-29 - 公布日： 2019-11-15 - 主分类号： H04L9/14 文献下载
摘要：本发明公开一种ASIC和FPGA异构紧耦合结构，包括FPGA密码算法单元、ASIC密码算法单元以及安全防护单元；所述FPGA密码算法单元与ASIC密码算法单元互联；所述安全防护单元与FPGA密码算法单元、ASIC密码算法单元连接；所述FPGA密码算法单元用于调用ASIC中的可重构密码算法单元构建不同的算法模块和算法框架；所述ASIC密码算法单元用于实现不同密码算法中可共用的中粒度运算单元。本发明实现灵活性强，处理性能高，并且降低了实现的复杂度，可以满足可配置安全计算平台对高适应性、高性能的可重构密码算法芯片的需求，提升了芯片的安全性，扩展了密码芯片的安全应用领域。
一种 asic fpga 异构紧耦合结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条