“厚氧化层 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3409610个，建议您升级VIP下载更多相关专利

[实用新型]一种镀介质高反膜的光学镜片-CN202222692115.4有效
发明人：高原;李金美;帅江波;李春菊 -专利权人：昆明勋凯瑞光学仪器有限公司
申请日： 2022-10-13 - 公布日： 2022-12-30 - 主分类号： G02B5/08 文献下载
摘要：本实用新型提供一种镀介质高反膜的光学镜片，其特征在于：沿本体左侧由内向外依次镀有第一膜层为厚100‑200nm的三氧化二铝，第二膜层为厚100‑150nm的二氧化硅，第三膜层为厚50‑100nm的二氧化钛，第四膜层为厚20‑100nm的三氧化二铝，第五膜层为厚50‑100nm的二氧化硅，第六膜层为厚20‑100nm的二氧化钛，第七膜层为厚200‑300nm的氟化镁，第八膜层为厚50‑100nm的二氧化硅，第九膜层为厚20‑100nm的二氧化钛，第十膜层为厚50‑100nm的二氧化硅，第十一膜层为厚20‑60nm的二氧化钛，第十二膜层为厚20‑100nm的二氧化硅，镀膜后反射率高于98%。
一种介质高反膜光学镜片

[发明专利]一种VDMOS制作方法-CN201410056767.6有效
发明人：马万里 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2014-02-19 - 公布日： 2018-03-30 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种VDMOS制作方法和一种VDMOS器件，包括在外延层上制作块状分立的多个厚氧化层；在所述外延层和所述厚氧化层之间制作栅氧化层；生长栅极，每个栅极均覆盖厚氧化层区和只有栅氧化层存在区域，每相邻两个栅极之间均间隔一个块状分立的厚氧化层；在相邻两个栅极之间形成连续的体区，所述体区边缘与所述栅极覆盖下的厚氧化层区域不重合；注入第一导电类型离子，形成被相邻两个栅极之间的厚氧化层分隔的源区；将相邻两个栅极之间的厚氧化层刻蚀去除；生长氮化硅层，进行第二导电类型重掺杂离子的注入，制作介质层、接触孔、正面金属层和背面金属层。
一种 vdmos 制作方法

[发明专利]一种SGT MOSFET的制作工艺-CN202210602886.1在审
发明人：张楠;黄健;孙闫涛;顾昀浦;宋跃桦;刘静;吴平丽 -专利权人：捷捷微电（上海）科技有限公司;江苏捷捷微电子股份有限公司
申请日： 2022-05-30 - 公布日： 2022-09-13 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种SGTMOSFET的制作工艺，包括：依次形成第一薄氧化层和厚氮化物层；光刻形成沟槽；在沟槽内生长第二薄氧化层和薄氮化物层；去除位于沟槽底部的薄氮化物层；在沟槽底部形成底部厚氧化层；在沟槽内形成第二场氧化层；在沟槽内形成第一多晶硅；分别在有源区沟槽和终端区沟槽内形成极间氧化层。本发明的沟槽底部的场氧化层的厚度明显增厚了，有效改善了沟槽底部电场，增强了BV，且该增厚的底部厚氧化层的厚度可根据需要自行控制，也就是湿法腐蚀掉的薄氮化物层的区域即为底部厚氧化层的厚度。
一种 sgt mosfet 制作工艺

[发明专利]改善分离栅极式闪存氧化层品质的方法-CN01109733.7有效
发明人：黄智睦;蔡荣昱;任兴华;林淑惠 -专利权人：华邦电子股份有限公司
申请日： 2001-03-29 - 公布日： 2004-06-09 - 主分类号： H01L21/82 文献下载
摘要：一种改善分离栅极式闪存氧化层品质的方法。其包括下列步骤：提供硅基底，以及在硅基底上形成穿隧氧化层、浮置栅与多晶硅氧化层。继之，进行热氧化步骤，以在浮置栅的侧壁形成氧化间隙壁，且连带增厚多晶硅氧化层与穿隧氧化层，而变厚的穿隧氧化层成为厚氧化层，以作为周边高压组件栅氧化层之用。接着，在氧化间隙壁侧壁形成氮化间隙壁，续以氮化间隙壁为掩模，去除未被氮化间隙壁所遮盖的厚氧化层，以暴露出硅基底。然后，在裸露的硅基底上再次形成一层厚氧化层。最后，在多晶硅氧化层上形成控制栅。
改善分离栅极闪存氧化品质方法

[发明专利]一种双栅氧化层制造方法-CN201710772332.5有效
发明人：田武 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-31 - 公布日： 2020-03-31 - 主分类号： H01L21/8234 文献下载
摘要：本申请实施例公开了一种双栅氧化层制造方法。在该制造方法中，先形成厚栅氧化层，再形成薄栅氧化层，并企图通过光刻图案化，使光刻胶覆盖厚栅氧化层，并露出薄栅氧化层；如此在对薄栅氧化层进行氮掺杂时，不会将氮掺杂到厚栅氧化层内，如此，就不会导致厚栅氧化层对应的高阈值电压的因此，通过本申请提供的双栅氧化层制造方法能够在进行高质量薄氧化层生长的同时，获得TDDB性能较高的高阈值电压的MOS管。
一种氧化制造方法

[发明专利]一种抗蓝光镜片-CN201310397009.6有效
发明人：吴天恕;简志仰;陈坤煌 -专利权人：杏晖光学（厦门）有限公司
申请日： 2013-09-04 - 公布日： 2013-12-11 - 主分类号： G02C7/10 文献下载
摘要：本发明的抗蓝光镜片，包括：一镜片基片及依次附着于该镜片基片的正、反两个表面的复合膜层，该正面的复合膜层由内向外依次包括：第一层的氧化硅层，膜厚为0.06~0.1纳米，第二层的五氧化三钛层，膜厚为103.3125纳米，第三层的二氧化硅层，膜厚为108.75纳米，第四层的五氧化三钛层，膜厚为97.875纳米，第五层的二氧化硅层，膜厚为195.75纳米；该反面的复合膜层由内向外依次包括：第一层的氧化硅层，膜厚为0.06~0.1纳米，第二层的二氧化锆层，膜厚为91.5纳米，第三层的二氧化硅层，膜厚为251.625纳米。
一种抗蓝光镜片

[发明专利]半导体制作工艺-CN201610871614.6在审
发明人：韩广涛;陆阳;任远程;周逊伟 -专利权人：杰华特微电子（张家港）有限公司
申请日： 2016-09-30 - 公布日： 2017-01-25 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种半导体制作工艺，包括以下步骤在场氧形成后，生长厚氧化层；在生长厚氧化层之后，利用n阱光刻板和p阱光刻板，分别进行n阱注入和p阱注入，并去掉厚氧化层；在去掉厚氧化层之后，生长栅氧，并在生长的栅氧上淀积多晶硅本发明利用形成的厚氧化层，可以降低靠近场氧的厚氧化层下方的硅中产生的电场，从而在不增加LDMOS的导通阻抗以及工艺制作成本的前提下，提高LDMOS的击穿电压。
半导体制作工艺

[发明专利]一种具有底部厚氧沟槽栅IGBT器件的制备方法及器件-CN202310283241.0在审
发明人：刘庆红;沈海波;刘鹏飞;马东战;杨亮 -专利权人：上海维安半导体有限公司
申请日： 2023-03-21 - 公布日： 2023-08-04 - 主分类号： H01L21/331 文献下载
摘要：本发明涉及半导体分立器件技术领域，具体涉及一种具有底部厚氧沟槽栅IGBT器件的制备方法及器件，其特征在于，包括：S1：在一衬底上形成厚氧化硅层；S2：于衬底和厚氧化硅层的上方生长外延层；S3：将厚氧化硅层作为刻蚀终点对外延层进行刻蚀，以形成沟槽；S4：于沟槽内形成栅极；S5：依次形成体区和源区，随后形成场氧化物层；S6：于场氧化物层上方形成第一金属层，随后于衬底下方依次形成场截止层、集电区和第二金属层。有益效果在于：通过预先在衬底上制备厚氧化物层作为沟槽的底部厚氧，随后再进行外延、沟槽蚀刻，避免了良率低下的问题。同时，通过采用厚氧化物层作为沟槽蚀刻的终点，可准确控制沟槽刻蚀的深度，进一步地提升了器件良率。
一种具有底部沟槽 igbt 器件制备方法

[发明专利]一种底部厚氧沟槽MOSFET器件的制造方法-CN202111067785.0在审
发明人：崔同;朱开兴;万兴兴 -专利权人：济南市半导体元件实验所
申请日： 2021-09-13 - 公布日： 2021-12-10 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种底部厚氧沟槽MOSFET器件的制造方法，包括：在重掺杂的衬底上生长设定掺杂浓度和厚度的外延层，在外延层形成沟槽；在所述沟槽表面形成厚氧化层，再沉积多晶硅填满沟槽；将沟槽内多晶硅刻蚀至设定高度，采用湿法刻蚀沟槽表面的厚氧化层，以实现侧壁厚氧化层刻蚀干净，底部沟槽厚氧化层保留；然后刻蚀多晶硅直至多晶硅表面与厚氧表面平齐；生长栅氧化层，形成MOSFET器件。本发明不需要用到高密度等离子体设备和化学机械研磨设备等相对昂贵的工艺设备，可以降低制造成本，同时达到底部厚氧沟槽MOSFET器件具备的优势效果。
一种底部沟槽 mosfet 器件制造方法

[发明专利]SOI晶圆的制造方法-CN201880038871.9有效
发明人：阿贺浩司 -专利权人：信越半导体株式会社
申请日： 2018-05-30 - 公布日： 2023-09-22 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及一种SOI晶圆的制造方法，其具有对SOI晶圆实施牺牲氧化处理而对SOI层进行减厚调节的工序，其特征在于，实施牺牲氧化处理的SOI晶圆具有单侧流动形状的膜厚分布，通过使用立式热处理炉，组合非旋转氧化及旋转氧化进行牺牲氧化处理的热氧化，由此以抵消SOI层的单侧流动形状的膜厚分布的方式，在SOI层的表面形成具有单侧流动形状的膜厚分布的热氧化膜，去除该形成的热氧化膜，从而制造具有单侧流动形状的膜厚分布被消除的SOI层的SOI晶圆。由此，提供一种SOI晶圆的制造方法，其通过对具有单侧流动形状的SOI层膜厚分布的SOI晶圆实施牺牲氧化处理，使SOI晶圆具有单侧流动形状的膜厚分布被消除的SOI层。
soi 制造方法

[实用新型]适用于锂电池充放电保护用的新型开关芯片-CN202120648953.4有效
发明人：关仕汉;薛涛;迟晓丽 -专利权人：淄博汉林半导体有限公司
申请日： 2021-03-30 - 公布日： 2021-10-08 - 主分类号： H01L29/06 文献下载
摘要：在N‑外延内设置有沟槽，沟槽内壁设置有氧化层，氧化层内填充有多晶硅，多晶硅上方设置有厚氧化层，厚氧化层上方设置有正面金属层，相邻两个沟槽之间的N‑外延表面下方设置有N+源区，N+源区与正面金属层相连，N+衬底底部设置有背面金属层。厚氧化层设置在N‑外延表面上方，相连两个沟槽之间的厚氧化层上设置有接触孔，正面金属层与N+源区通过接触孔相连接；或厚氧化层设置在沟槽内且在多晶硅的上方，厚氧化层的上表面与N‑外延表面持平，正面金属层与N
适用于锂电池放电保护新型开关芯片

[发明专利]一种基于绝缘体上硅的低应力硅基厚膜及其制备方法-CN202010705386.1在审
发明人：方青;胡鹤鸣;邵瑶;张馨丹;顾苗苗;陈华;陈晓峰 -专利权人：昆明理工大学;国网上海能源互联网研究院有限公司;哈尔滨众达电子有限公司
申请日： 2020-07-21 - 公布日： 2020-10-09 - 主分类号： B81C1/00 文献下载
摘要：本发明公开一种基于绝缘体上硅的低应力硅基厚膜及其制备方法，属于半导体制备技术领域。本发明所述低应力硅基厚膜包括衬底硅层、硅氧化物层，包覆层和硅基厚膜层，衬底硅层上设有硅氧化物层，硅氧化物层上沉积有硅基厚膜层，硅基厚膜层上设有网格状沟槽，网格状沟槽将硅基薄膜分割成数个独立单元，网格状沟槽内填充有包覆层；本发明所述硅基厚膜可以改善厚膜内部所受应力不均匀的情况，减小厚膜应力，增大了所沉积的厚膜的最大厚度，能够实现器件的大规模生产。
一种基于绝缘体应力硅基厚膜及其制备方法

[发明专利]一种增强型终端的屏蔽栅MOSFET器件-CN202310314437.1在审
发明人：张雨;俱帅;杜琪;刘厚超;马一洁;苏亚兵;苏海伟 -专利权人：上海维安半导体有限公司
申请日： 2023-03-28 - 公布日： 2023-06-23 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种增强型终端的屏蔽栅MOSFET器件，包括：一半导体基体，半导体基体的终端区设有至少一第一沟槽，半导体基体的有源区设有至少一第二沟槽；一氧化层，包括终端区厚场氧化层，形成于至少一第一沟槽的侧壁和底部以及半导体基体的上表面；有源区厚场氧化层，形成于至少一第二沟槽的侧壁和底部以及半导体基体的上表面；其中，终端区厚场氧化层的厚度大于有源区厚场氧化层的厚度。有益效果：本发明对器件终端区进行增强型设计，通过将终端区厚场氧化层的厚度设置为大于有源区厚场氧化层的厚度，无需增加沟槽数量，即可提高终端耐压，使得可靠性增强。
一种增强终端屏蔽 mosfet 器件

[发明专利]一种ESD保护电路-CN200710172933.9有效
发明人：单毅 -专利权人：上海宏力半导体制造有限公司
申请日： 2007-12-25 - 公布日： 2008-07-02 - 主分类号： H01L27/02 文献下载
摘要：本发明的一种ESD保护电路，它包括耗尽型MOS管、厚氧化层管和电荷泵。电荷泵与耗尽型的MOS管栅极连接，厚氧化层管和耗尽型MOS管的漏极与输入/输出焊盘连接，氧化层管和耗尽型MOS管的源极与衬底短接，耗尽型MOS管的源极与氧化层管的衬底短接。耗尽型MOS管为耗尽型NMOS管，厚氧化层管为N型厚氧化层管，电荷泵为负电荷泵。N型厚氧化层管可采用长沟道管替代。IC芯片上电，通过电荷泵关闭耗尽型MOS管，不启动保护电路。IC芯片不上电，寄生于厚氧化层管的双极型晶体管通过耗尽型MOS管导通，降低保护电路的触发电压，解决ESD保护电路过电流均匀性问题。
一种 esd 保护电路

[发明专利]高压电阻-CN201510020955.8有效
发明人：潘光燃;王焜;文燕;石金成;高振杰 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2015-01-15 - 公布日： 2018-09-14 - 主分类号： H01L29/8605 文献下载
摘要：本发明提供一种高压电阻，包括：N型衬底、位于所述N型衬底表层内且分离设置的N型掺杂区、第一P型掺杂区、第二P型掺杂区和第三P型掺杂区；位于所述N型衬底表面上的第一厚氧化层、第二厚氧化层、第三厚氧化层和第四厚氧化层；位于所述第二P型掺杂区和所述第三P型掺杂区之间，且位于所述N型衬底表层内的第四P型掺杂区，位于各厚氧化层之间，且覆盖衬底表面的薄氧化层；P型多晶硅，所述P型多晶硅覆盖位于所述第一P型掺杂区和所述第二P型掺杂区之间区域上方的薄氧化层的表面，并延伸覆盖所述第三厚氧化层的部分表面。
高压电阻

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条