|
钻瓜专利网为您找到相关结果 4542926个,建议您 升级VIP下载更多相关专利
- [发明专利]高g值加速度计-CN200510042775.6有效
-
赵玉龙;蒋庄德;高建忠;赵立波
-
西安交通大学
-
2005-06-09
-
2005-11-09
-
G01P15/12
- 本发明公开了一种高g值加速度计,该加速度计由加速度敏感梁、两块电路板和SOI硅微固态压阻芯片构成;该加速度敏感梁上有对称的台阶,两块电路板对称粘接在台阶上,SOI硅微固态压阻芯片设置在加速度敏感梁的中间,硅微固态压阻芯片与两块电路板通过引线连接。本发明采用双端固定的加速度敏感梁和硅隔离SOI硅微固态压阻芯片构成硅微应变固态压阻高g值传感器,解决了穿甲、掩体侵彻、钻地武器以及航弹等引信系统的高g值加速度测量问题。该加速度计传感器具有量程高、动态特性好、耐侯性强以及测量精度高、高过载等特点,能够满足穿甲、掩体侵彻、钻地武器以及航弹等引信系统高g值加速度的测量需要。
- 加速度计
- [发明专利]高压工艺集成电路方法-CN201710851519.4在审
-
王惠惠;金锋;邓彤
-
上海华虹宏力半导体制造有限公司
-
2017-09-19
-
2018-03-09
-
H01L21/8249
- 本发明公开了一种高压工艺集成电路方法,包含步骤1,在P型衬底上注入形成N型深阱,以及注入形成P阱;在高阻区域形成热氧化层;步骤2,对器件表面进行杂质的整体注入,调整N型深阱区硅表面掺杂的浓度,进而调整PMOS阈值电压达到设计要求;步骤3,淀积栅极热氧化层及多晶硅,进行低掺杂注入,调节多晶硅电阻值达到高值电阻的阻值要求,完成多晶硅栅极及高值电阻的刻蚀成型,完成CMOS中PMOS和NMOS的源漏极注入;步骤4,本发明采用CMOS栅极多晶硅的低掺杂P型注入来调节高值电阻的电阻值,利用CMOS的源区及漏区注入来同时调整多晶硅栅极的方块电阻,省掉高值电阻的一次光刻步骤,节省了工艺成本。
- 高压工艺集成电路方法
|