“串行背板”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果142796个，建议您升级VIP下载更多相关专利

[实用新型]一种基于串行总线的通信装置-CN201920222122.3有效
发明人：金风叶;杨小鹍;郭德锋;任仲祥;李娜;赵海宁 -专利权人：西安澳通电讯技术股份有限公司
申请日： 2019-02-22 - 公布日： 2019-08-13 - 主分类号： G06F13/40 文献下载
摘要：本实用新型公开了一种基于串行总线的通信装置，包括通信装置本体，所述背板内侧中端靠近通信装置本体处固定焊接有安装板，所述安装板内部中端开设有连接槽，所述连接槽内部嵌入安装有连接板，所述安装板两侧边部与连接板对应位置处均固定安装有内六角固定螺丝，所述连接板内侧中端通过固定板与通信装置本体之间固定连接，本实用新型结构科学合理，使用安全方便，通过背板、安装耳板、安装板、连接槽、连接板、内六角固定螺丝、拉手和固定板便于通信装置本体与安装组件之间进行快速的便捷连接
通信装置连接板安装板连接槽检修本实用新型串行总线固定螺丝固定板内六角背板安装板两侧安装耳板安装难度安装组件固定焊接结构科学嵌入安装位置处边部时变拆卸拉手

[实用新型]一种主备通讯接口-CN200620017998.7无效
发明人：李儆;施卫丰;闫强;陈燕仙 -专利权人：中兴通讯股份有限公司
申请日： 2006-08-29 - 公布日： 2007-08-22 - 主分类号： H04L29/10 文献下载
摘要：一种主备通讯接口，在现有的串行外设接口的基础上进行改进，在背板与主备单板之间各增加一个四路的以太网开关，与原来的一对交叉线和其中的两根平行线连接，每路开关与所述一对交叉线或平行线中的一个端点连接，主用板的以太网开关方向打在上面或者下面因本实用新型在不改变背板的前提下，可以改造SPI主备通讯接口为以太网主备通讯接口，从而可以降低设备的改造升级成本。
一种通讯接口

[发明专利]适用于WDM、OTN设备的多路串行数据实时交互系统及方法-CN202310045970.2在审
发明人：谢红全;卢启洪;王洪炼 -专利权人：重庆奥普泰通信技术有限公司
申请日： 2023-01-30 - 公布日： 2023-06-13 - 主分类号： H04B10/40 文献下载
摘要：本发明公开了一种适用于WDM、OTN设备的多路串行数据实时交互系统及方法，该交互系统包括管理控制单元和接口板，接口板包括帧处理逻辑模块和n个SFP模块，每个SFP模块均通过一组集成电路总线与帧处理逻辑模块通信连接，以使得帧处理逻辑模块能够将从管理控制单元处接收到的自定义串行数据帧进行编解码后，根据写指令把写数据写入对应的SFP模块的对应寄存器中，或根据读指令将对应的SFP模块的对应寄存器的值发送给管理控制单元。本发明能够减少对管理控制单元管脚资源和背板端子的需求，同时能够实现管理控制单元同时与多个SFP模块的通信，并且能够有效提高通信效率，本发明适用于路由器，交换机，EPON，GPON、OTN、WDM、DWDM
适用于 wdm otn 设备串行数据实时交互系统方法

[实用新型]一种FPGA的VME总线多串口卡-CN201420330832.5有效
发明人：王鹏;罗全珍;马志妍 -专利权人：甘肃交通职业技术学院
申请日： 2014-06-19 - 公布日： 2014-11-26 - 主分类号： G06F13/40 文献下载
摘要：本实用新型包括DB25连接器（1）、串行通讯接口模块（2）、隔离电路（3）、FPGA微控制器（4）、总线驱动电路（5）、VME背板连接器（6）、电源模块（7），其特点在于：FPGA微控制器（4）依据VMEFPGA微控制器（4）与串口通讯模块（2）之间通过光耦进行隔离，用于控制多个串口收发模块发送和接收串行数据。FPGA微控制器（4）通过总线驱动电路（5）与VME总线主模块交互数据。
一种 fpga vme 总线串口

[实用新型]一种串行通信电路-CN202320045173.X有效
发明人：胡建浩 -专利权人：江阴市科杰电气有限公司
申请日： 2023-01-09 - 公布日： 2023-09-15 - 主分类号： G06F13/40 文献下载
摘要：本实用新型公开了一种串行通信电路，包括串行接口模块和中心处理模块，所述串行接口模块包括第一串行接口单元、第二串行接口单元，所述第一串行接口单元、第二串行接口单元为同类型串行接口单元，所述第一串行接口单元与起始端第一串行通信设备连接，所述第二串行接口单元与末端第n串行通信设备连接；所述第一串行接口单元、第二串行接口单元分别与中心处理模块连接。通过将依次连接的串行通信设备首尾分别与不同的串行接口单元连接，可实现任意一个节点连接故障或者任意一点连接异常情形下，不影响其他串行通信设备的正常通信。
一种串行通信电路

[发明专利]模块化对象串行化体系结构-CN200410062813.X有效
发明人： B·K·佩平;S·P·伯克 -专利权人：微软公司
申请日： 2004-06-18 - 公布日： 2005-04-27 - 主分类号： G06F9/44 文献下载
摘要：串行化具有自定义对象类型和串行化格式的用户界面对象的方法、系统和计算机程序产品。串行化管理器可以协调标准串行化提供器来标识用于标准对象类型或串行化格式的标准串行化器，并且如需要，可通过加载自定义串行化提供器来标识用于标准串行化提供器未覆盖的自定义对象类型或串行化格式的自定义串行化提供器从可用串行化提供器，串行化管理器标识用于特定串行化格式和对象类型的串行化器。使用所标识的串行化器来将自定义或标准对象串行化为自定义或标准格式，包括源代码表示、XML表示等等。特定的串行化格式生成对象的代码片断而不生成类表示。为帮助在串行化器及其提供器之中协调并增强模块性，串行化管理器可以维护并共享内容信息。
模块化对象串行体系结构

[发明专利]一种串行总线式条码解码芯片以及条码解码装置-CN201010189881.8有效
发明人：张义锦;吴军;林建华;刘琼 -专利权人：福建新大陆电脑股份有限公司
申请日： 2010-06-01 - 公布日： 2010-12-08 - 主分类号： G06K7/10 文献下载
摘要：本发明提供一种串行总线式条码解码芯片以及条码解码装置，该串行总线式条码解码芯片包括数据存储器、寄存器组、条码解码流水线、主控逻辑模块、串行总线接口、串行命令解释器，串行总线接口从串行总线接收串行总线命令及串行总线数据，将串行总线数据暂存到数据寄存器；串行命令解释器从串行总线接口获取串行总线命令，将串行总线命令解释为主控逻辑模块可读命令，将该命令存储到命令寄存器，主控逻辑模块在该命令的控制下将串行总线数据存储至数据存储器通过以上设置，本发明提供一种串行总线式条码解码芯片以及条码解码装置，具有使用方便、解码速度更快、成本更低的优点。
一种串行总线条码解码芯片以及装置

[实用新型]一种串行总线式条码解码芯片以及条码解码装置-CN201020212608.8无效
发明人：张义锦;吴军;林建华;刘琼 -专利权人：福建新大陆电脑股份有限公司
申请日： 2010-06-01 - 公布日： 2011-01-26 - 主分类号： G06K7/10 文献下载
摘要：本实用新型提供一种串行总线式条码解码芯片以及条码解码装置，该串行总线式条码解码芯片包括数据存储器、寄存器组、条码解码流水线、主控逻辑模块、串行总线接口、串行命令解释器，串行总线接口从串行总线接收串行总线命令及串行总线数据，将串行总线数据暂存到数据寄存器；串行命令解释器从串行总线接口获取串行总线命令，将串行总线命令解释为主控逻辑模块可读命令，将该命令存储到命令寄存器，主控逻辑模块在该命令的控制下将串行总线数据存储至数据存储器通过以上设置，本实用新型提供一种串行总线式条码解码芯片以及条码解码装置，具有使用方便、解码速度更快、成本更低的优点。
一种串行总线条码解码芯片以及装置

[发明专利]对串行信号进行测试的数据处理设备及方法-CN200910307328.7有效
发明人：苏旺丁;何瑞雄;洪永程 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2009-09-18 - 公布日： 2011-04-20 - 主分类号： G08C25/00 文献下载
摘要：本发明提供一种对串行信号进行测试的数据处理设备，其通过嵌入的串行信号自动获取程序，自动从串行信号生成装置的各个串行信号输出接口获取串行信号，通过嵌入的串行信号波形解码测试程序及串行信号完整性测试程序，自动对串行信号进行波形解码测试及完整性测试，通过嵌入的串行信号测试自循环程序，自动对多个串行信号进行循环测试，提高了提高串行信号的测试效率、可信度和准确度。本发明还提供一种对串行信号进行测试的方法。
串行信号进行测试数据处理设备方法

[发明专利]一种微控制器的串行接口与仿真调试接口复用方法及装置-CN201610967120.8有效
发明人：刘文峰 -专利权人：珠海格力电器股份有限公司
申请日： 2016-10-28 - 公布日： 2019-12-24 - 主分类号： G05B17/02 文献下载
摘要：本发明公开了一种微控制器的串行接口与仿真调试接口复用方法及装置，该方法包括串行接口模块处理串行通信信号，在确定串行通信信号为进行仿真调试的信号时，串行通信信号或串行通信数据将发送至或接收自串行接口调试桥接模块，串行接口调试桥接模块将串行通信信号或串行通信数据转化为仿真调试信号。通过将用于进行仿真调试的串行通信信号转化为仿真调试信号，可以实现微控制器的串行接口与仿真调试接口复用。
串行通信信号串行接口仿真调试串行通信数据仿真调试接口桥接模块微控制器复用调试串行接口模块转化发送

[发明专利]信号传输系统-CN201910209568.7在审
发明人：张华宾;张焱;林铭 -专利权人：北京都是科技有限公司
申请日： 2019-03-19 - 公布日： 2019-06-07 - 主分类号： H04B3/54 文献下载
摘要：本申请公开了一种信号传输系统(1)，包括：用于发送串行信号的串行信号发送设备(10)以及用于接收串行信号的串行信号接收设备(20)，其中串行信号发送设备(10)与串行信号接收设备(20)通过串行传输电缆连接，信号传输系统(1)还包括设置于串行传输电缆的中继器(30)，中继器(30)包括解串器(310)以及串行器(320)，其中中继器(30)的解串器(310)配置用于接收串行信号，将所接收的串行信号进行解串处理，并将解串处理得到的信号传输至中继器(30)的串行器(320)；以及中继器(30)的串行器(320)配置用于接收中继器(30)的解串器(310)解串处理得到的信号，将该信号转换为串行信号，并将转换的串行信号通过串行传输电缆进行传输
串行信号中继器串行传输电缆信号传输系统串行器解串器解串串行信号接收发送设备信号传输信号转换配置发送传输转换申请

[发明专利]通用串行总线主机、设备及信息传输方法-CN201110295599.2有效
发明人：章丹峰;靳玉茹;柯海滨;李众庆 -专利权人：联想（北京）有限公司
申请日： 2011-09-27 - 公布日： 2013-04-03 - 主分类号： G06F13/38 文献下载
摘要：本发明提供了一种通用串行总线主机、设备及信息传输方法，通用串行总线设备通过接口与通用串行总线主机连接，通用串行总线主机仅支持与通用串行总线设备不同的特定通用串行总线设备，所述信息传输方法包括：经由默认通信信道接收通用串行总线主机的描述符获取请求；响应于描述符获取请求，获取与特定通用串行总线设备对应的、与通用串行总线设备自身的描述符不同的特定描述符；将特定描述符经由默认通信信道发送到通用串行总线主机；接收通用串行总线主机分配的通用串行总线地址和通信信道标识；以及基于通用串行总线地址和通信信道标识，按照通用串行总线设备中预先设置的与特定通用串行总线设备一致的通信格式，与通用串行总线主机通信。
通用串行总线主机设备信息传输方法

[发明专利]用于高速数据输入/输出的半导体存储器件-CN200810168266.1有效
发明人：辛范柱;尹相植 -专利权人：海力士半导体有限公司
申请日： 2008-10-06 - 公布日： 2009-09-02 - 主分类号： G11C7/10 文献下载
摘要：一种用于高速数据输入/输出的半导体存储器件包括：第一串行化器，配置成部分地串行化输入的8-位并行数据来输出第一至第四串行数据；第二串行化器，配置成部分地串行化第一至第四串行数据来输出第五串行数据和第六串行数据；以及第三串行化器，配置成串行化第五串行数据和第六串行数据来输出第七串行数据。
用于高速数据输入输出半导体存储器件

[发明专利]串行式内存的直接执行系统及方法-CN03108609.8无效
发明人：刘建兴;张正翰 -专利权人：威达电股份有限公司
申请日： 2003-03-31 - 公布日： 2004-10-06 - 主分类号： G06F12/10 文献下载
摘要：一种串行式内存的直接执行(XIP)系统，电性连接于一主系统及一串行式内存之间，以接收并处理该主系统所传来的至少包括读写信号与并行读写地址的信息。该直接执行系统至少包括：一并行转串行单元，用于将该并行读写地址转换为一串行读写地址；一串行式内存存取命令产生器，用于对应该读写信号产生一串行命令；一串行数据组合/传送单元，用于将该串行命令与串行读写地址组合为一串行数据组合，并将串行数据组合传送至一串行式非易失性内存，使该串行式非易失性内存接收串行数据组合之后，便依据该串行数据组合进行数据的存取作业；以及一串行转并行单元，用于将该串行式非易失性内存欲回复的一串行数据转换为并行数据
串行内存直接执行系统方法

[发明专利]一种基于串行总线的控制系统-CN201510888530.9有效
发明人：张则乐;王安意;王婉 -专利权人：中国电子科技集团公司第四十一研究所
申请日： 2015-12-02 - 公布日： 2018-07-06 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种基于串行总线的控制系统，具体涉及通信控制领域。它解决了现有技术中CPU对线路板的控制数量受限，系统中线路板与底板之间互连信号的数量较多，不利于PCB布线、系统可靠性差的不足。该基于串行总线的控制系统，包括多组串行总线电路，每组串行总线电路包括串行总线、串行总线主设备和串行总线从设备，串行总线主设备与串行总线从设备通过串行总线互连，串行总线的传输信号包括片选信号、时钟信号、串行总线数据输入信号、串行总线数据输出信号、时钟输出信号，串行总线主设备通过接口信号连接CPU，接口信号包括CPU接口片选信号、读信号、写信号、地址信号、数据信号、时钟输入信号。
串行总线控制系统主设备串行总线电路串行总线数据接口信号片选信号线路板从设备时钟输出信号时钟输入信号底板系统可靠性传输信号地址信号互连信号时钟信号输出信号数据信号数量受限通信控制互连

首页
«上一页
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
下一页»
尾页
共 100000 条