“串行背板”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果142796个，建议您升级VIP下载更多相关专利

[发明专利]串行端口数据传输方法-CN200710026815.7无效
发明人：邹升龙 -专利权人：佛山市顺德区顺达电脑厂有限公司;神基科技股份有限公司
申请日： 2007-02-08 - 公布日： 2008-08-13 - 主分类号： G06F13/42 文献下载
摘要：本发明提供一种串行端口数据传输方法，适用于具有一串行端口的若干串行装置，其中串行端口具有一传送端以及一接收端。此方法包括下列步骤：首先，由一第一串行装置送出一封包，其中封包包括有一识别码。接着，由一中间串行装置接收封包，并依据识别码，判断是否对封包内的一数据进行处理。其中，中间串行装置的串行端口的传送端是连接至第一串行装置的串行端口的接收端，而中间串行装置的串行端口的接收端是连接至一第二串行装置的串行端口的传送端，以进行数据传输。
串行端口数据传输方法

[实用新型]基于PCIExpress总线的16串行接口模块-CN201720804480.6有效
发明人：周群;雷长春;孙振涛;马艳;吕梅梅;黄睿芳;王延鹏;焦赋;郝大文;乔旭兴 -专利权人：中国船舶重工集团公司第七一六研究所
申请日： 2017-07-05 - 公布日： 2018-01-23 - 主分类号： G06F13/38 文献下载
摘要：本实用新型公开了一种基于PCI Express总线的16串行接口模块，包括串行通讯接口控制器和线收发器，所述串行通讯接口控制器包括MASTER串行接口控制器和SLAVE串行接口控制器，其中MASTER串行接口控制器通过PCI Express总线与计算机连接，SLAVE串行接口控制器与MASTER串行接口控制器的扩展总线连接；所述线收发器与MASTER串行接口控制器和SLAVE串行接口控制器连接，将MASTER串行接口控制器和SLAVE串行接口控制器的串行接口转换为标准物理接口。本实用新型的串行接口模块提高了每个串口的可传输的最大速率和总线速率，能够满足Compact PCI Express架构计算机的应用要求。
基于 pciexpress 总线 16 串行接口模块

[实用新型]中继器及信号传输系统-CN201920349361.5有效
发明人：张华宾;张焱;林铭 -专利权人：北京都是科技有限公司
申请日： 2019-03-19 - 公布日： 2019-12-03 - 主分类号： H04B3/54 文献下载
摘要：本申请公开了一种信号传输系统(1)，包括：用于发送串行信号的串行信号发送设备(10)以及用于接收串行信号的串行信号接收设备(20)，其中串行信号发送设备(10)与串行信号接收设备(20)通过串行传输电缆连接，信号传输系统(1)还包括设置于串行传输电缆的中继器(30)，中继器(30)包括第一解串器(310)以及第一串行器(320)，其中中继器(30)的第一解串器(310)配置用于接收串行信号，将所接收的串行信号进行解串处理，并将解串处理得到的信号传输至中继器(30)的第一串行器(320)；以及中继器(30)的第一串行器(320)配置用于接收中继器(30)的第一解串器(310)解串处理得到的信号，将该信号转换为串行信号，并将转换的串行信号通过串行传输电缆进行传输
串行信号中继器串行传输电缆串行器解串器解串串行信号接收信号传输系统发送设备信号传输信号转换配置发送传输转换申请

[发明专利]总线仿真设备-CN01111394.4无效
发明人：隈田一郎 -专利权人：索尼公司
申请日： 2001-02-10 - 公布日： 2001-08-15 - 主分类号： G06F13/00 文献下载
摘要：总线仿真设备包括串行传送通道,用于将来自外设电路的并行数据变换为串行数据并提供给串行传送通道的并－串行变换电路和用于将来自外设电路的串行数据变换成并行数据并提供给外设电路的串行并行电路的串行接口电路,用于将来自串行接口电路的串行数据提供给在串行接口电路中连接到作为上述并行数据的传送目的的外设电路的串行接口电路的网络集线器电路
总线仿真设备

[发明专利]带冲突检测的音频串行接口主从模式切换装置与方法-CN200810181177.0无效
发明人：李跃辉;王燕;张保华;凌青;於清;林坤 -专利权人：苏州顺芯半导体有限公司
申请日： 2008-11-26 - 公布日： 2009-04-15 - 主分类号： G06F3/16 文献下载
摘要：一种用于解决音频串行接口在主模式下，串行时钟(包括位时钟BCLK和帧时钟LRCK)输入输出切换时可能发生的冲突的装置与方法。在音频处理的硅管芯片上，用户使用音频串行接口的主模式，在进入正常工作模式之前，首先检测是否有串行时钟，如果检测到有串行时钟输入，音频串行接口的主模式不会输出串行时钟，避免串行时钟的冲突，乃至引起芯片的损毁；如果持续一段时间检测以后，仍然没有检测到有串行时钟输入，音频串行接口的主模式才输出串行时钟，然后芯片进入正常工作模式；本发明解决了音频串行接口在主模式下，串行时钟输入输出切换时可能发生的冲突问题。
冲突检测音频串行接口主从模式切换装置方法

[发明专利]提升串行数据通信性能的低功耗采集系统及控制方法-CN202310672698.0在审
发明人：刘邈;华侨 -专利权人：天津大学
申请日： 2023-06-08 - 公布日： 2023-08-08 - 主分类号： G06F3/05 文献下载
摘要：本发明公开了提升串行数据通信性能的低功耗采集系统及控制方法，涉及电子通信领域，该系统包括：串入串出FIFO存储块、主机串行信号通路选择器、主机串行信号控制块、从机串行信号控制块、CPU串行通讯外设主机及ADC串行通讯从机。通过一个主机串行信号通路选择器，使得CPU可以实时控制进入两种模式：选择直通主机串行通信外设的串行通讯信号线到ADC串行通讯从机的直通态，或由主机串行信号控制块控制串行信号通路选择器，并将主机和从机的串行接口分别接入串入串出FIFO存储块来缓冲ADC串行通讯从机上传数据的FIFO态。
提升串行数据通信性能功耗采集系统控制方法

[发明专利]具有用来确认串行传输数据正常性电路的数据处理装置-CN02122118.9无效
发明人：白石秀俊 -专利权人：日本电气株式会社
申请日： 2002-05-30 - 公布日： 2003-01-08 - 主分类号： G06F13/00 文献下载
摘要：一种数据处理装置,具有一个串行接口、数据传输电路、输出缓冲电路,以及数据比较电路,并能将串行数据传输到数据处理终端。由数据传输电路连续产生的要以串行的方式传输的串行数据在缓冲电路中得到缓冲,并以串行方式从串行接口传输到数据处理终端。数据比较电路确认从数据传输电路传输到输出缓冲电路的串行数据与从输出缓冲电路传输到串行接口的串行数据之间是否一致。若因串行接口中引入的噪声而在从数据处理装置传输到数据处理终端的串行数据中发生数据错误,则数据比较电路就能检测出从输出缓冲电路传输到串行接口的串行数据与从数据传输电路传输到输出缓冲电路的串行数据之间的不同
具有用来确认串行传输数据正常性电路数据处理装置

[发明专利]地球物理仪器的跨时钟域串行数据交换方法、装置及系统-CN201310495410.3有效
发明人：严发宝;董海;谭胜龙;姚红春 -专利权人：湖南强军科技有限公司
申请日： 2013-10-21 - 公布日： 2014-01-22 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种地球物理仪器的跨时钟域串行数据交换方法、装置及系统，涉及地球物理仪器技术领域，所述方法包括以下步骤：S1：采用第一串行接口的时钟频率来接收并存储由所述第一串行接口所传送来的串行数据，所述第一串行接口为地球物理仪器中数据采集模块的串行接口；S2：采用第二串行接口的时钟频率将所述串行数据通过第二串行接口发送至数据接收端，所述第二串行接口为所述串行数据接收端的串行接口。本发明通过按照第一串行接口的时钟频率来接收串行数据，并通过第二串行接口的时钟频率来发送数据，使得在不占用地球物理仪器资源的情况下，有效提高了数据交换速度。
地球物理仪器时钟串行数据交换方法装置系统

[发明专利]自动提供USB兼容外设的备选USB配置以呈现给主机计算机的方法、设备以及计算机程序产品-CN200780052907.0无效
发明人：塞缪尔·L·穆利斯;菲利普·埃尔詹;杰夫·兰克福德 -专利权人：索尼爱立信移动通讯有限公司
申请日： 2007-12-18 - 公布日： 2010-03-17 - 主分类号： G06F13/10 文献下载
摘要：通过在初始连接到通用串行总线时呈现默认通用串行总线配置作为通用串行总线兼容外围设备的配置，并且在通用串行总线兼容外围设备处接收变更命令，能够提供一种自动修改通用串行总线兼容外围设备的配置的方法，其中变更命令包括通用串行总线供应商特定命令，通用串行总线供应商特定命令被配置为向通用串行总线兼容外围设备指示要将通用串行总线兼容外围设备的配置变更为与通用串行总线供应商特定命令相对应的备选通用串行总线配置。接着响应于在通用串行总线兼容外围设备处接收到通用串行总线供应商特定命令，可将备选通用串行总线配置呈现作为通用串行总线兼容外围设备的配置。还公开了相关设备和计算机程序产品。
自动提供 usb 兼容外设备选配置呈现主机计算机方法设备以及程序产品

[发明专利]一种基于OpenVPX平台的多GPU高性能处理系统-CN201810784152.3有效
发明人：胡善清;王雨薇;郭丰睿 -专利权人：北京理工大学
申请日： 2018-07-17 - 公布日： 2020-12-04 - 主分类号： G06T1/20 文献下载
摘要：本发明公开了一种基于OpenVPX平台的多GPU高性能处理系统，该系统包括两个双图形处理器GPU处理板、一个中央处理器CPU处理板和一个6槽VPX背板。6槽VPX背板包括P0～P6七个VPX连接器，其中P2和P5均设置为支持高速串行计算机扩展总线标准PCIe通信标准的VPX连接器，P2和P5各有两个8x PCIe接口。两个GPU处理板上的共四个MXM模块分别通过8x PCIe分别连接至VPX背板上的P2和P5的共四个8x PCIe接口；6槽VPX背板上的P2和P5的共四个8x PCIe接口均连接至PCIe交换芯片。
一种基于 openvpx 平台 gpu 性能处理系统

[实用新型]电力数据转换器-CN201220127066.3有效
发明人：李树成;周波;王恒;曾鸣;熊炜 -专利权人：四川省电力公司乐山电业局
申请日： 2012-03-30 - 公布日： 2012-11-14 - 主分类号： H02J13/00 文献下载
摘要：电力数据转换器，由串行通讯接口电路、异步串行通讯接口电路、防雷滤波回路组成，串行通讯接口电路连接异步串行通讯接口电路，串行通讯接口电路、异步串行通讯接口电路的数据接口分别连接防雷滤波回路。
电力数据转换器

[发明专利]一种串行总线存储器、串行总线传输系统及方法-CN201110027466.7有效
发明人：胡家同 -专利权人：深圳市摩西尔电子有限公司
申请日： 2011-01-25 - 公布日： 2017-02-08 - 主分类号： G06F13/16 文献下载
摘要：本发明涉及用于通信的串行总线技术领域，公开了一种串行总线存储器，包括依次电连接的串行总线接口和存储器，还包括分别与所述串行总线接口和存储器电连接的串行处理逻辑电路，所述串行总线接口包括第一串行接口和第二串行接口本发明还公开了一种串行总线传输系统及方法，通过本发明提供的一种串行总线存储器、串行总线传输系统及方法，可以避免设置从设备的地址，可以判断多个从设备的串联顺序，且所述串联顺序自动成为该从设备的地址。
一种串行总线存储器传输系统方法

[发明专利]浮点状态与控制寄存器指令的单周期直接执行方法与系统-CN98125969.3无效
发明人： C·H·奥尔森;J·S·布鲁克斯 -专利权人：国际商业机器公司
申请日： 1998-12-31 - 公布日： 2004-06-09 - 主分类号： G06F9/30 文献下载
摘要：公开了一种提供在处理器中直接执行串行化指令的方法与系统。该处理器具有串行化指令及非串行化指令。该处理器包含具有用于执行非串行化指令的流水线的执行逻辑。该处理器也包含与执行逻辑分开的用于执行串行化指令的逻辑。该方法与系统包括识别串行化指令，识别非串行化指令，将非串行化指令提供给执行逻辑，及将串行化指令提供给分开的逻辑，执行串行化指令而不将串行化指令提供给流水线。
浮点状态控制寄存器指令周期直接执行方法系统

[发明专利]高速串行总线参数的配置方法、装置和系统-CN201410409645.0有效
发明人：周洪军;饶水财;李剑钊 -专利权人：华为技术有限公司
申请日： 2014-08-18 - 公布日： 2018-07-31 - 主分类号： H04L12/24 文献下载
摘要：本发明实施例提供一种高速串行总线参数的配置方法、装置和系统。方法包括从高速串行总线的发送端向高速串行总线的接收端发送应用信号；在参数配置表中，查找与应用信号的频率、应用信号在高速串行总线上的损耗、高速串行总线的布线板板材类型都相匹配的高速串行总线参数；按照高速串行总线参数配置高速串行总线本发明实施例提供的高速串行总线参数的配置方法、装置和系统，可以解决涉及对传输信号进行补偿时，高速串行总线参数的配置问题。
高速串行总线参数配置方法装置系统

[发明专利]通用串行总线仿真层-CN201580046498.8在审
发明人： F.贝萨尼亚;A.A.基廷;V.古普塔;R.哈里斯;R.奥尔 -专利权人：微软技术许可有限责任公司
申请日： 2015-08-28 - 公布日： 2017-04-19 - 主分类号： G06F13/38 文献下载
摘要：通用串行总线堆栈可以使用仿真层来授予非通用串行总线设备对通用串行总线驱动器和应用的访问。通用串行总线堆栈可以在仿真层处交换设备通信。通用串行总线堆栈可以在仿真层处在通用串行总线通信和设备通信之间转变，并且然后可以在通用串行总线客户端接口处交换通用串行总线通信。
通用串行总线仿真