“串行算法”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果357546个，建议您升级VIP下载更多相关专利

[发明专利]一种基于帧数据串行传输的帧数据接收方法-CN202211507310.3在审
发明人：孟超;徐克强;张萌;高健 -专利权人：航天科工通信技术研究院有限责任公司
申请日： 2022-11-29 - 公布日： 2023-03-03 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种基于帧数据串行传输的帧数据接收方法，该方法包括采集用于训练的数据传输系统不同信息，使用随机森林算法自动标注数据传输系统不同信息中的所有串行传输帧数据字节长度得到用于训练的串行传输接收平均值数据流量；基于串行传输帧数据字节长度接收过程使用随机森林算法进行数据集合；通过基于5G信号的管理操作前端设置算法参数及串行传输帧数据字节长度异常帧数据接收异常提示；将串行传输帧数据监控采集到的每一帧串行传输帧数据监控流量送入串行传输帧数据字节长度监测模型，得到串行传输帧数据字节长度的监测结果；对监测到的串行传输帧数据字节长度进行追寻；本发明用于准确高效地监测出串行传输帧数据字节长度信息。
一种基于帧数串行传输接收方法

[发明专利]高速串行接口的自适应均衡算法的仿真验证方法及系统-CN202311077042.0在审
发明人：李艳华 -专利权人：牛芯半导体（深圳）有限公司
申请日： 2023-08-25 - 公布日： 2023-09-19 - 主分类号： G06F30/38 文献下载
摘要：本申请的实施例揭示了高速串行接口的自适应均衡算法的仿真验证方法及系统。该方法包括：模拟生成高速串行总线信号，并将所述高速串行总线信号输入仿真平台，所述仿真平台用于仿真所述自适应均衡算法的模拟器件；在所述仿真平台上对所述高速串行总线信号进行仿真，得到所述高速串行总线信号对应的数字信号，以及基于所述数字信号恢复出的时钟信号；利用所述自适应均衡算法的数字逻辑，在所述时钟信号下对所述数字信号进行计算，得到输出参数，并将所述输出参数反馈至所述仿真平台，使所述仿真平台基于所述输出参数对所述接收到的高速串行总线信号进行仿真本申请能够实现对于自适应均衡算法快速仿真验证。
高速串行接口自适应均衡算法仿真验证方法系统

[发明专利]数据流传输系统及方法-CN201310069360.2无效
发明人：许金华 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2013-03-05 - 公布日： 2014-09-10 - 主分类号： H04L1/00 文献下载
摘要：一种数据流传输方法，应用于作为发送端的第一电子设备，该方法包括：将待传输的原始数据流转换为串行数据流；确定是否对该串行数据流进行压缩，及确定对该串行数据流压缩时，确定压缩算法；确定的压缩算法对串行数据流进行压缩；将串行数据流添加压缩标识后发送给作为接收端的第二电子设备，该压缩标识记载所述串行数据流是否经过压缩及压缩时所采用的压缩算法。本发明可用于串行数据流传输。
数据流传输系统方法

[发明专利]基于变量节点懒惰串行分层调度的LDPC译码算法-CN201611146989.2在审
发明人：张建军;范玉进;颜凯;张鹏泉 -专利权人：天津光电通信技术有限公司
申请日： 2016-12-13 - 公布日： 2017-05-31 - 主分类号： H03M13/11 文献下载
摘要：本发明涉及一种基于变量节点懒惰串行分层调度的LDPC译码算法，采用了基于变量节点置信度的懒惰串行分层调度算法，其基于FPGA平台进行实现。具体是该译码算法在执行串行分层调度算法的过程中，如果某个校验函数节点相邻的所有变量节点的置信度都非常可靠了，则该校验函数节点被置为懒惰节点，不参与后续的迭代译码过程，依此达到降低LDPC码译码算法的复杂度对于WiMAX和DVB‑S2中的LDPC译码器，该算法可将延时和功耗降低13.9%~36.4%。
基于变量节点懒惰串行分层调度 ldpc 译码算法

[发明专利]单个数据缓冲器的并行处理-CN201380030617.1有效
发明人： S.M.古利;W.K.费哈尔;V.戈帕尔;J.D.圭尔福德;G.M.沃尔里奇;K.S.亚普 -专利权人：英特尔公司
申请日： 2013-07-10 - 公布日： 2019-05-14 - 主分类号： G06F9/38 文献下载
摘要：用于对单个可变长度的数据缓冲器执行串行数据处理算法的技术包括：将所述缓冲器的段流式传送到数据寄存器中，并行地对所述段中的每个执行所述算法，以及将对所述段中的每个执行所述算法的结果相组合以形成所述串行数据处理算法的输出
单个数据缓冲器并行处理

[发明专利]基于校验节点懒惰串行分层调度的LDPC译码算法-CN201611147962.5在审
发明人：张建军;范玉进;颜凯;张鹏泉 -专利权人：天津光电通信技术有限公司
申请日： 2016-12-13 - 公布日： 2017-05-31 - 主分类号： H03M13/11 文献下载
摘要：本发明涉及一种基于校验节点懒惰串行分层调度的LDPC译码算法，采用了基于校验节点置信度的懒惰串行分层调度算法，其基于FPGA平台进行实现。具体是该译码算法在执行串行分层调度算法的过程中，如果某个校验函数节点的置信度大于某一门限值，则该校验函数节点被置为懒惰节点，不参与后续的迭代译码过程，依此达到降低LDPC码译码算法的复杂度、减少译码器延时和功耗的效果对于DVB‑S2中的LDPC译码器，该算法最多可将延时和功耗降低45.39%，并可降低LDPC码的误码平层，该算法特别适用于低功耗和高速通信场合。
基于校验节点懒惰串行分层调度 ldpc 译码算法

[发明专利]一种基于串行调度算法的RGV调度方法-CN202110199079.5有效
发明人：李悦;蒋太云;陈兴华 -专利权人：广东鑫光智能系统有限公司
申请日： 2021-02-22 - 公布日： 2022-04-08 - 主分类号： G05B19/418 文献下载
摘要：本发明公开了一种基于串行调度算法的RGV调度方法，包括RGV调度系统和串行调度算法，所述的RGV调度系统包括RGV调度接口，其特征在于：所述串行调度算法置于RGV调度接口内，所述串行调度算法先通过预先创建关于线体布局
一种基于串行调度算法 rgv 方法

[发明专利]基于串行干扰消除的OTFS系统符号检测方法-CN202210657478.6在审
发明人：刘伟;代海峰;丁亚杰 -专利权人：西安电子科技大学;成都亚光电子股份有限公司
申请日： 2022-06-10 - 公布日： 2022-09-13 - 主分类号： H04L25/03 文献下载
摘要：一种基于串行干扰消除的OTFS系统符号检测方法，主要解决现有技术中符号检测复杂度较高、检测算法不适用于传输帧符号总数较多的场景的问题。其实现步骤是：1、接收发射端发送的时域信号；2、对时域信号进行维格纳变换得到时频域信号；3、对时频域信号进行辛傅里叶变换得到时延‑多普勒域的接收符号；4、采用串行干扰消除检测算法对接收符号检测；5、获得决策后的发送符号本发明采用采用串行干扰消除检测算法对接收符号进行检测，降低了OTFS系统符号检测的复杂度，对原始的串行干扰消除检测进行优化之后，提高了串行干扰消除检测方法在OTFS系统中的误码性能。
基于串行干扰消除 otfs 系统符号检测方法

[发明专利]高速串行接口的自适应均衡算法的仿真验证方法及系统-CN202311077046.9在审
发明人：李艳华 -专利权人：牛芯半导体（深圳）有限公司
申请日： 2023-08-25 - 公布日： 2023-09-22 - 主分类号： G06F30/38 文献下载
摘要：本申请的实施例揭示了高速串行接口的自适应均衡算法的仿真验证方法及系统。该方法包括：模拟生成高速串行总线信号，并遍历多组滤波器参数分别对高速串行总线信号进行滤波，相应得到多路滤波信号；在仿真平台上根据自适应均衡算法的数字逻辑的输出参数，从多路滤波信号中选取至少一路滤波信号进行仿真，得到高速串行总线信号对应的数字信号，以及基于数字信号恢复出的时钟信号；利用自适应均衡算法的数字逻辑，在时钟信号下对数字信号进行计算，得到输出参数，并将输出参数反馈至仿真平台，使仿真平台基于接收到的输出参数从所述多路滤波信号中更新选取滤波信号进行仿真本申请能够实现对于自适应均衡算法的快速仿真验证。
高速串行接口自适应均衡算法仿真验证方法系统

[发明专利]一种新的可用于GPS信号捕获的串行搜索算法-CN201210148735.X无效
发明人：张波;李源明;李署坚;郑为阁;李德忠;冯剑锋 -专利权人：北京航空航天大学
申请日： 2012-05-14 - 公布日： 2012-09-05 - 主分类号： G01S19/24 文献下载
摘要：本发明涉及一种可用于GPS信号捕获的串行搜索算法。它在串行搜索算法的基础上增加了频偏估计模块、比较模块和搜索结束判决模块。本发明的优点：首先，相比串行搜索算法，运算量减少了97.5%；其次，相比现用频域捕获算法，节省了FFT所需要的硬件；再次，节省的硬件面积可用于弱信号的捕获，从而在降低了硬件设计的复杂程度的同时提高了GPS
一种用于 gps 信号捕获串行搜索算法

[发明专利]一种减少SM3密码杂凑算法中运算量的方法及装置-CN201710073997.7在审
发明人：徐明;熊晓明 -专利权人：广东工业大学
申请日： 2017-02-10 - 公布日： 2017-06-13 - 主分类号： H04L9/06 文献下载
摘要：本发明实施例公开了一种减少SM3密码杂凑算法中运算量的方法及装置，利用并行加法运算替代较多的串行加法运算，减少串行加法运算数量，从而减少运算延时，提高SM3密码杂凑算法运算速度。
一种减少 sm3 密码杂凑算法运算量方法装置

[发明专利]低速维特比差错控制模块-CN95111063.2无效
发明人：胡爱群;章旻 -专利权人：东南大学
申请日： 1995-06-08 - 公布日： 2001-02-21 - 主分类号： H04L1/00 文献下载
摘要：低速维特比差错控制模块是一种用于通讯系统中，对误码进行自动纠正的装置，该模块由信号处理器、程序区、指示电路、输入、输出端子所组成，其中输入串行接口的输入端接数据输入、时钟输入的输出端，输出串行接口的输出端接译码输出、时钟输出的输入端，程序区与信号处理器相接，ＳＳＤ算法的输出端接指示电路的输入端，在信号处理器中、输入串行接口、输出串行接口、ＳＳＤ算法的输出端均与误码检测器的输入端相接。
低速差错控制模块

[发明专利]串行器件的改进型环回检测-CN01821524.6有效
发明人：迈克尔·C·帕尼斯;布拉德福德·B·罗宾斯 -专利权人：泰拉丁公司
申请日： 2001-12-03 - 公布日： 2004-05-26 - 主分类号： G06F11/26 文献下载
摘要：一用于经济且全面地检测串行端口的装置包括一接收器和一发射器。该接收器可与串行端口的TX线耦合用于接收一串行位流。该发射器可与串行端口的RX线耦合用于产生一串行位流。该接收器与发射器耦合，从而在串行端口的TX和RX线之间建立一环回连接。在接收器和发射器之间插入一时间失真电路和一选择器。该时间失真电路加入预定量的时序失真以检测串行端口。该选择器在接收器和直接输入之间进行选择，它提供一算法检测信号。该算法检测信号与接收器接收到的输入串行位流不同，从而可单独的检测TX和RX线。
串行器件改进型检测

[发明专利]闪存转换层算法的验证方法、装置及系统-CN202010201974.1有效
发明人：梅岳辉;吕立强 -专利权人：杭州华澜微电子股份有限公司
申请日： 2020-03-20 - 公布日： 2022-08-16 - 主分类号： G11C29/08 文献下载
摘要：本申请公开了一种闪存转换层算法的验证方法、装置及系统，涉及计算机技术领域。闪存转换层算法的验证方法应用于通用串行总线主设备，通用串行总线主设备与多个存储设备连接，该方法包括：将多个存储设备组成的多个分区模拟成多通道闪存；将闪存转换层算法植入通用串行总线主设备的驱动层中；其中，本申请公开的闪存转换层算法的验证方法、装置及系统可提高FTL的开发效率，缩短开发周期，降低产品开发成本。
闪存转换算法验证方法装置系统

[发明专利]单个数据缓冲器的并行处理-CN201380030628.X有效
发明人： S.M.古利;W.K.费哈尔;V.戈帕尔;J.D.圭尔福德;G.M.沃尔里奇;K.S.亚普 -专利权人：英特尔公司
申请日： 2013-07-10 - 公布日： 2020-08-11 - 主分类号： G06F9/38 文献下载
摘要：用于对单个可变长度的数据缓冲器执行串行数据处理算法的技术包括:填补缓冲器的数据段，使数据段流式传送到数据寄存器中,以及对段中的每个并行地执行串行数据处理算法。
单个数据缓冲器并行处理

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条