[发明专利]一种数据移位方法、系统、计算机设备及可读存储介质有效

专利信息
申请号: 202211064030.X 申请日: 2022-09-01
公开(公告)号: CN115145639B 公开(公告)日: 2023-01-24
发明(设计)人: 孔令军;庞兆春;邹晓峰;林宁亚;宋琪 申请(专利权)人: 苏州浪潮智能科技有限公司
主分类号: G06F9/315 分类号: G06F9/315;G06F9/38;G06F9/305
代理公司: 北京连和连知识产权代理有限公司 11278 代理人: 李红萧;宋薇薇
地址: 215000 江苏省苏州*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种数据移位方法、系统、计算机设备及可读存储介质,应用于数据移位系统,数据移位系统包括多个并行的移位层,每个移位层包括多个移位单元,移位层的所述移位单元之间串行连接,并且本移位层的移位单元还连接到下个移位层的下一列移位单元,方法包括:配置每个移位单元的决策逻辑;移位层接收待处理数据,并将待处理数据输入到对应的移位单元进行处理,对应的移位单元包括本移位层的第一移位单元和下一移位层的第一移位单元;移位单元接收本移位层数据和上一移位层数据,并基于对应的决策逻辑对本移位层数据和上一移位层数据进行选择移位。通过本发明的方案,大大地降低了门延迟,提高了数据移位的速度。
搜索关键词: 一种 数据 移位 方法 系统 计算机 设备 可读 存储 介质
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202211064030.X/,转载请声明来源钻瓜专利网。

同类专利
  • 一种基于RISC-V处理器的分支预测方法及装置-202111159784.9
  • 路文斌;田斌;叶楠;娄秀丽;赵鹏程 - 太初(无锡)电子科技有限公司
  • 2021-09-30 - 2023-04-04 - G06F9/315
  • 本发明提供一种基于RISC‑V处理器的分支预测方法及装置,应用于处理器及分支预测的TOP模块,所述TOP模块包括:BTB模块、RAS模块、BHT模块,TOP模块接收当前周期内来自处理器的指令数据;BTB模块接收指令数据后,对指令地址进行查找以确定指令类型和指令的BTB地址;RAS模块依据接收的指令更新信号及指令类型;BHT模块接收TOP模块传送的指令数据后,基于全局历史结果表GHT、指令地址,综合哈希后得到索引地址,利用该索引地址产生预测结果并将BHT预测结果发送给TOP模块。本方法基于函数的调用与返回是成对出现、函数调用与返回的处理流程明确,提高了分支预测的准确度。
  • 一种数据移位方法、系统、计算机设备及可读存储介质-202211064030.X
  • 孔令军;庞兆春;邹晓峰;林宁亚;宋琪 - 苏州浪潮智能科技有限公司
  • 2022-09-01 - 2023-01-24 - G06F9/315
  • 本发明公开了一种数据移位方法、系统、计算机设备及可读存储介质,应用于数据移位系统,数据移位系统包括多个并行的移位层,每个移位层包括多个移位单元,移位层的所述移位单元之间串行连接,并且本移位层的移位单元还连接到下个移位层的下一列移位单元,方法包括:配置每个移位单元的决策逻辑;移位层接收待处理数据,并将待处理数据输入到对应的移位单元进行处理,对应的移位单元包括本移位层的第一移位单元和下一移位层的第一移位单元;移位单元接收本移位层数据和上一移位层数据,并基于对应的决策逻辑对本移位层数据和上一移位层数据进行选择移位。通过本发明的方案,大大地降低了门延迟,提高了数据移位的速度。
  • 用于处理数据的方法和装置-201810910200.9
  • 徐英男;杜学亮 - 昆仑芯(北京)科技有限公司
  • 2018-08-10 - 2023-01-24 - G06F9/315
  • 本申请实施例公开了用于处理数据的方法和装置。该方法的一具体实施方式包括:获取待执行指令,待执行指令包括数据标识;对待执行指令进行译码,得到数据标识所指示的操作数在存储器中的第一地址;根据预先设置的存储器的数据位宽对第一地址进行对齐操作,得到第二地址;根据第二地址在存储器中读/写操作数。该实施方式提高了存储器的存储利用率。
  • 基于混洗操作的FFT码位反序算法向量化实现方法及装置-202111417834.9
  • 王耀华;扈啸;郭阳;刘胜;文梅;陈照云;时洋 - 中国人民解放军国防科技大学
  • 2021-11-25 - 2022-11-11 - G06F9/315
  • 本发明公开了一种基于混洗操作的FFT码位反序算法向量化实现方法及装置,本发明方法包括将需要进行“码位反序”处理的数据加载到向量处理部件VPU的p个向量处理单元VPE中各自的q个寄存器中形成向量数据;配置混洗模式存储器,生成多条混洗规则以指示当前位置的数据来源的位置;遍历选择每一条当前混洗模式:基于当前混洗模式对应的混洗规则,对加载到向量处理部件VPU的p个向量处理单元VPE中各自q个寄存器中的向量数据进行混洗操作直至遍历完所有的混洗规则;最终将混洗操作得到的向量数据输出。本发明实现方法简单、实现效率高、功耗小且效果好,能够充分发挥向量处理部件的计算性能实现简单高效的FFT“码位反序”的计算。
  • 一种数据处理方法、装置、电子设备及存储介质-202210109599.7
  • 孔令军;庞兆春;林宁亚;王贤坤;宋琪 - 苏州浪潮智能科技有限公司
  • 2022-01-29 - 2022-04-19 - G06F9/315
  • 本申请提供一种数据处理方法、装置、电子设备及存储介质,该方法包括:按照待处理数据的元素原始排列顺序,将待处理数据中的元素依次输入到首个处理层的各个处理单元;基于各处理单元,根据预设的有效数据管理逻辑和元素的类别标签,进行元素移位,并基于数据传输通道将经过移位后的元素发送到下一处理层的处理单元,直至所有处理层的处理单元完成元素移位操作;按照处理单元的排列顺序,依次采集最后一个处理层中各处理单元中经过移位后的元素,以得到处理后的目标数据。通过利用若干个处理层实现数据管理,且处理层中的处理单元所依据的有效数据管理逻辑较为简单,每个处理单元都能快速实现元素移位处理,从而提高了有效数据的管理效率。
  • 数据循环移位装置、方法、芯片、计算机设备及存储介质-202111673017.X
  • 刘文龙;冷祥纶;张国栋;赵月新 - 上海阵量智能科技有限公司
  • 2021-12-31 - 2022-04-01 - G06F9/315
  • 本公开提供了一种数据循环移位装置、方法、芯片、计算机设备及存储介质,包括:处理器、存储器和多层级循环移位网络,多层级循环移位网络包含多个循环移位器;存储器,用于存储预先确定的各循环移位参数与控制向量之间的映射关系;控制向量基于各循环移位器分别在多层级循环移位网络的目标层级、目标位置以及循环移位参数确定;处理器,用于确定目标输入数据,并从存储器中提取与循环移位参数匹配的控制向量;将目标输入数据和提取的控制向量输入至多层级循环移位网络,基于多层级循环移位网络输出的目标输出数据和循环移位参数,确定数据循环移位结果;多层级循环移位网络,用于针对目标输入数据,基于各循环移位器进行循环移位操作。
  • 一种数据压缩方法、装置及电子设备和存储介质-202110837935.5
  • 孙旭 - 浪潮电子信息产业股份有限公司
  • 2021-07-23 - 2021-11-30 - G06F9/315
  • 本申请公开了一种数据压缩方法、装置及一种电子设备和计算机可读存储介质,该方法包括:确定压缩函数和本轮压缩的各寄存器初值;基于所述各寄存器初值执行所述压缩函数,在执行过程中利用旁路进位加法器计算所述压缩函数中的加法运算,得到所述本轮压缩完成后各寄存器的值。由此可见,本申请提供的数据压缩方法,通过进位旁路加法器实现压缩函数中的加法运算,提高了压缩函数的计算效率。在硬件实现时达到缩短关键路径,提高算法整体性能的作用。
  • 一种基于按键功能控制的移动数据及设置存储键-202080016497.X
  • T·什莱格尔;E·特佐罗塔托斯 - 国际商业机器公司
  • 2020-02-14 - 2021-10-01 - G06F9/315
  • 执行单个架构化指令以执行多个功能。所述执行包括执行所述多个功能中的第一功能和所述多个功能中的第二功能。所述第一功能包括将数据块从一个位置移动到另一个位置,以及所述第二功能包括使用一个选择的键设置存储键的一部分,并使用另一个选择的键设置所述存储键的另一部分。所述存储键与数据块相关联,并且控制对数据块的访问。所述第一功能和所述第二功能作为单个架构化指令的一部分被执行。
  • 用于执行快速转换片并且将片用作一维向量的指令的系统-201910796345.5
  • B·托尔;C·J·休斯;D·鲍姆;E·乌尔德-阿迈德-瓦尔;R·萨德;R·凡伦天;M·J·查尼;A·F·海内克 - 英特尔公司
  • 2019-08-27 - 2020-04-03 - G06F9/315
  • 本申请公开了用于执行快速转换片并且将片用作一维向量的指令的系统。所公开实施例涉及用于执行用于快速转换矩阵(片)并且将矩阵(片)用作一维向量的指令的系统。在一个示例中,处理器包括:取出电路,用于取出指令,该指令具有用于指定操作码、二维(2D)矩阵和一维(1D)向量的位置、以及包括所指定的2D矩阵的行、行的部分、多个行、列、列的部分、多个列和矩形子片中的一个的一组元素的字段,并且其中操作码用于指示所指定的组在2D矩阵与1D向量之间的移动;解码电路,用于对所取出的指令进行解码;以及执行电路,用于响应于经解码的指令,当操作码指定从1D移动时,将所指定的1D向量的内容移动到所指定的一组元素。
  • 用于复制数据集的方法和计算机系统-201380014269.9
  • J.D.布拉德伯里;M.K.格施温德;T.斯雷格 - 国际商业机器公司
  • 2013-03-01 - 2017-07-28 - G06F9/315
  • 使用并行处理并且在不引起无根据的例外的情况下,将终止字符数据集的字符从一个存储器位置复制到另一个存储器位置。在一个或者多个向量寄存器内加载要复制的每个字符数据集。具体地,在一个实施例中,使用将数据并行载入向量寄存器至指定边界并且提供确定加载的字符的数目的方式的指令。为了确定加载字符的数目(计数),使用其他指令(例如,“对块边界载入计数”指令)。另外,使用寻找第一分隔符字符(即,第一终止字符,诸如字符数据内的零或者空字符)的索引的指令(例如,“向量寻找元素不相等”指令)。该指令并行检查数据的多个字节。
  • 一种用于函数返回地址预测的装置及方法-201410844091.7
  • 王洁;范润东;刘伯方 - 杭州中天微系统有限公司
  • 2014-12-30 - 2015-04-29 - G06F9/315
  • 一种用于函数返回地址预测的装置,包括:指令译码单元,用于对输入的指令进行译码,产生操作指示符;函数返回地址栈,包含S个表项,对函数返回指令进行返回地址预测,产生预测地址A及其对应的表项索引X;执行单元,用于接受指令译码单元的操作指示符以及函数返回地址栈的预测地址A与表项索引X,当操作指示符指示为函数返回指令时,判断地址A是否预测正确,产生预测正确信息与实际跳转地址;纠错单元,用于接受执行单元的输出,在函数返回地址预测错误时用实际地址B对函数返回地址栈中表项索引X指向的内容进行纠正。以及一种用于函数返回地址预测的方法。本发明有效降低函数返回地址栈的成本、提升处理器性能。
  • 加密文本数据时可提高SoC处理器指令运算效率的方法-201310078711.6
  • 沈海斌;蒋德 - 浙江大学
  • 2013-03-11 - 2013-09-04 - G06F9/315
  • 本发明公开了一种加密文本数据时可提高SoC处理器指令运算效率的方法。本发明包括预处理阶段,运算阶段和后处理阶段;预处理阶段是将每组需要处理的明文中对应位抽取出来,重新组成一组数据,并按照次序存储在内存当中以供运算阶段使用。运算阶段是将根据置换运算的具体法则,将每组数据在内存中的相对位置进行移动。后处理阶段是将经过运算阶段后的每组数据中的每一位按照先后次序重新插入每组相应结果中的相应位。本发明在无需使用特别设计的加解密运算指令的条件下,大大提升处理器指令执行置换运算的效率,从而提高通用处理器进行置换运算的速度。
  • 转置运算装置及其集成电路、以及转置处理方法-201280003250.X
  • 西村隆;森下广之 - 松下电器产业株式会社
  • 2012-09-11 - 2013-06-19 - G06F9/315
  • 寄存器组,能够保存矩阵数据,能够以要素数据单位读出;输出数据重排部,按每个行数据进行重排,以使同一列的要素数据分别属于不同的列;寄存器访问部,将重排后的矩阵数据写入寄存器组,使用列位置信息从寄存器组读出要素数据的集合,上述列位置信息表示属于同一列的要素数据在寄存器组中被存储的场所;输入数据重排部,将所读出的要素数据的集合重排;运算处理部,对重排后的要素数据的集合进行运算;以及转置控制部,生成重排信息和列位置信息,控制数据的重排;通过在向寄存器组保存时和读出时进行数据串的重排,使转置处理高速化。
  • 用于改进存储器传输的系统和方法-201080005211.4
  • K·R·基肖雷;K·D·基塞尔;G·Z·贝罗伊夫 - MIPS技术公司
  • 2010-01-21 - 2011-12-28 - G06F9/315
  • 本发明涉及用于执行高带宽的存储器复制的系统和方法。存储器传输指令允许将来自第一存储器位置的数据复制到第二存储器位置而不使用加载和存储字指令,从而实现高带宽复制。在一个实施例中,该方法包括:步骤(1)对来自第一存储器传输指令的目的地地址解码,(2)将目的地地址存储在总线接口单元中的寄存器中,(3)对来自第二存储器传输指令的源地址解码,以及(4)将由源存储器地址指定的存储器位置的内容复制到由寄存器的内容指定的存储器位置。还提出了其他方法和微处理器系统。
  • 实施混洗指令的设备、方法和操纵数据操作数的设备-201110076943.9
  • M·阿布达拉;H·S·劳;S·-W·付;A·蒂莫尔;T·加特 - 英特尔公司
  • 2007-06-30 - 2011-08-31 - G06F9/315
  • 本发明涉及实施混洗指令的设备、方法和操纵数据操作数的设备。根据本发明的方法包括:在第一级第一多路复用器中接收第二数据操作数的第一部分和第一数据操作数;在第一级第二多路复用器中接收第一数据操作数的第一部分和第二数据操作数的第二部分;在第二级第三多路复用器中接收来自第一级第一多路复用器的选择的部分;在第二级第四多路复用器中接收来自第一级第二多路复用器的选择的部分;基于局部控制信号在数据操纵器中操纵来自第二级第三多路复用器和第二级第四多路复用器的选择的部分;在第三级多路复用器中接收数据操纵器的输出,其中第三级多路复用器用于输出混洗指令的结果。
  • 一种数据的重排方法及重排装置-201110047585.9
  • 孙瑞琛 - 孙瑞琛
  • 2011-02-28 - 2011-06-29 - G06F9/315
  • 一种数据重排装置,作为处理器的一个组成部分,按照VLIW处理器的操作过程,在矢量数据处理单元中执行数据重排操作,所述数据重排装置包括:指令存储单元,用来存储将要执行的指令代码;数据存储单元,用来存储指令代码执行所需的数据指令读取;指令读取和分发单元,该单元将指令代码从指令存储单元中读取并发送给所有执行单元;矢量数据处理单元,该单元用来执行指令代码当中的矢量处理指令;矢量寄存器组,包含矢量寄存器VR0,VR1,…,VRn,用来存放来自所述数据存储单元的数据,其运算单元则从适量寄存器组中读写数据;矢量重排顺序寄存器组,包含矢量重排顺序寄存器VR_CFG0,VR_CFG1,VR_CFG2,…,VR_CFGn,用来配置参与矢量重排运算的单元,来选择部分或是全部矢量元算单元参与运算。
  • 对数据执行排列运算的装置与方法-200880125258.7
  • D·H·塞姆斯;M·威尔德 - ARM有限公司
  • 2008-11-26 - 2010-12-22 - G06F9/315
  • 提供一种用以处理数据的装置,所述装置包含处理电路,其具有用以执行排列运算的排列电路;寄存器组,其具有用以储存数据的多个寄存器;控制电路,其响应程序指令来控制处理电路去执行数据处理运算。所述控制电路被设置成对控制产生指令作出响应,以依据位屏蔽而产生控制信号以配置该排列电路来对输入操作数执行排列运算。该位屏蔽在该输入操作数中识别出具有第一排序的第一组数据元及具有第二排序的第二组数据元,并且该排列运算使得其保存该第一排序及该第二排序中的一个但改变该第一排序及该第二排序中的另一个。
  • 使用非架构的数据格式的快速浮点结果的转送-201010270067.9
  • G·葛兰·亨利;泰瑞·派克斯 - 威盛电子股份有限公司
  • 2010-08-30 - 2010-12-15 - G06F9/315
  • 本发明提供一种微处理器,具有一指令集架构,其用以指明适用于多个浮点操作数的至少一架构的数据格式(architected data format,ADF)。该微处理器包括多个浮点单元,每一个浮点单元包括一算术单元,用以接收多个非架构的数据格式(non-ADF)的来源操作数,且对该等非架构的数据格式的来源操作数执行一浮点运算以产生一非架构的数据格式的结果。该微处理器也包括多个转送总线,用以转送由该等浮点单元的每一个算术单元产生的该非架构的数据格式的结果给该等浮点单元的每一个,该非架构的数据格式的结果作为该等非架构的数据格式的来源操作数之一,用以被选择地使用。
  • 旋转然后运算所选位的工具及其指令-200980101991.X
  • D·格林纳;T·斯勒格尔;J·范巴特拉 - 国际商业机器公司
  • 2009-01-07 - 2010-12-08 - G06F9/315
  • 在操作计算机的方法中,取出并执行具有T位的旋转然后运算指令,其中,将第一寄存器中的第一操作数旋转一定量,并对旋转后第一操作数的所选部分和第二寄存器的第二操作数进行布尔运算。如果T位是‘0’,将布尔运算结果的所选部分插入第二寄存器的第二操作数的相应位中。如果T位是‘1’,除了插入的位之外,不同于经旋转的第一操作数的所选部分的其它位被保存在第二寄存器中。
  • 组合微处理器内的多个寄存器单元的方法和系统-200780028268.4
  • 卢奇安·科德雷斯库;埃里克·普隆德克;曾贸 - 高通股份有限公司
  • 2007-07-31 - 2009-07-29 - G06F9/315
  • 本发明描述一种用以组合微处理器(例如数字信号处理器)内的多个寄存器单元的方法和系统。从处理单元内的寄存器堆结构检索第一寄存器单元和第二寄存器单元,所述第一寄存器单元和所述第二寄存器单元非相邻地位于所述寄存器堆结构内。在执行单一指令期间进一步组合所述第一寄存器单元和所述第二寄存器单元以形成所得寄存器单元。最后,将所述所得寄存器单元存储在所述寄存器堆结构内以用于进一步处理。或者,检索来自所述第一寄存器单元的第一半字单元和来自所述第二寄存器单元的第二半字单元。在执行单一指令期间将所述第一半字单元和所述第二半字单元进一步输入到所得寄存器单元的对应高部分和低部分中以形成所述所得寄存器单元。最后,将所述所得寄存器单元存储在所述寄存器堆结构内以用于进一步处理。
  • 用以在微处理器内组合来自多个寄存器单元的对应半字单元的方法及系统-200780016524.8
  • 曾贸;卢奇安·科德雷斯库 - 高通股份有限公司
  • 2007-05-07 - 2009-05-20 - G06F9/315
  • 本发明描述一种用以在执行单个指令期间在微处理器,例如数字信号处理器内组合来自多个寄存器单元的对应半字单元的方法及系统。在处理单元内接收用以组合来自寄存器堆结构的预定的全异源寄存器单元的指令。接着执行所述指令以组合来自所述源寄存器单元的对应半字单元且将所述半字单元输入到所得目的地寄存器单元的相应部分中。在执行所述指令期间,识别所述预定的源寄存器单元且从所述经识别的寄存器单元中检索对应的最高有效半字单元及相关联的数据。进一步组合所述检索的半字单元并将其输入到所得目的地寄存器单元的相应最高有效部分中。类似地,从所述经识别的寄存器单元中检索对应的最低有效半字单元及相关联的数据。进一步组合所述检索的半字单元并将其输入到所得目的地寄存器单元的相应最低有效部分中。最终,将所述所得目的地寄存器单元存储到寄存器堆结构中以供进一步处理。
  • 可编程信号处理电路和交织方法-200580042789.6
  • P·W·F·赫勒伊特斯;M·M·G·夸克斯;I·黑尔德 - 皇家飞利浦电子股份有限公司
  • 2005-12-13 - 2007-11-21 - G06F9/315
  • 可编程信号处理电路用于对数据流进行(解)交织。来自信号流的数据存储在数据存储器(28)中,并且以不同的顺序被读取。可编程信号处理电路用于计算要在所述存储和/或读取中使用的地址。可编程信号处理电路有指令集,该指令集包含根据所述存储和/或读取使用过的先前地址计算地址的指令。响应于所述指令,可编程信号处理电路交换旧地址操作数的多个比特的位置,并且通过将旧地址操作数的比特进行逻辑组合来形成新地址结果的比特。通过重复执行包含用于计算地址的地址更新指令的程序循环,形成连续的地址。
  • 移动位字段的方法和程控单元-200480015195.1
  • 聂小宁;T·瓦尔 - 因芬尼昂技术股份公司
  • 2004-03-23 - 2006-07-05 - G06F9/315
  • 本发明涉及一种方法和一种程控单元,用于由于实施指令而在程控单元的存储设备中移动位字段,其中,将第一存储单元内的位段移动到第二存储单元中,该方法具有以下的方法步骤:(a)在第一起始点上开始地,从第一存储单元的第一位字段中读出具有第一位长度的位段;(b)在第二起始点上开始地,将所读出的位段存储到第二存储单元的第一位字段中;(c)将第一和/或第二起始点更新了预定的值;(d)存储针对随后的方法步骤的所更新的第一和/或第二起始点。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top