[发明专利]用于复制数据集的方法和计算机系统有效
| 申请号： | 201380014269.9 | 申请日： | 2013-03-01 |
| 公开（公告）号： | CN104169870B | 公开（公告）日： | 2017-07-28 |
| 发明（设计）人： | J.D.布拉德伯里;M.K.格施温德;T.斯雷格 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F9/315 | 分类号： | G06F9/315 |
| 代理公司： | 北京市柳沈律师事务所11105 | 代理人： | 邸万奎 |
| 地址： | 美国纽*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 使用并行处理并且在不引起无根据的例外的情况下，将终止字符数据集的字符从一个存储器位置复制到另一个存储器位置。在一个或者多个向量寄存器内加载要复制的每个字符数据集。具体地，在一个实施例中，使用将数据并行载入向量寄存器至指定边界并且提供确定加载的字符的数目的方式的指令。为了确定加载字符的数目(计数)，使用其他指令(例如，“对块边界载入计数”指令)。另外，使用寻找第一分隔符字符(即，第一终止字符，诸如字符数据内的零或者空字符)的索引的指令(例如，“向量寻找元素不相等”指令)。该指令并行检查数据的多个字节。 | ||
| 搜索关键词： | 具有 终止 字符 数据 一个 存储器 位置 复制 另一个 | ||
【主权项】：
一种复制数据集的方法，该方法包括：将存储器的指定块内的数据从存储器载入至寄存器，该数据是要复制的数据集的至少一部分，其中，所述载入包括从存储器中的开始地址到存储器中的结束地址载入，所述结束地址是使用存储器的所述指定块的边界大小和边界掩码来计算的，所述边界掩码是基于所述边界大小确定的并且被用来确定对指定边界的接近性，可变数目的字节的数据被从存储器载入而不跨越所述指定边界，所述可变数目基于所述开始地址和所述结束地址；获得寄存器中载入的数据量的计数；由处理器确定寄存器中载入的数据的终止值，该确定包括检查该数据以确定寄存器是否包括终止字符，以及基于寄存器包括该终止字符，设定终止值为终止字符的位置，并且基于寄存器不包括终止字符，设定终止值为预定义值；存储寄存器中载入的数据在存储器中选定的位置；基于计数和终止值中的至少一个检查数据集中是否存在要复制的附加数据；以及基于检查指示附加数据要复制，复制该附加数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380014269.9/，转载请声明来源钻瓜专利网。
- 上一篇：方向盘
- 下一篇：一种屏幕控制方法、屏幕控制装置以及触控终端
- 同类专利
- 一种基于粗粒度可重构架构的DES算法轮迭代系统及迭代方法-201610334436.3
- 杨锦江;明畅;尹玲;申艾麟;李兆奇;赵利锋;葛伟 - 东南大学—无锡集成电路技术研究所
- 2016-05-19 - 2018-10-02 - G06F9/315
- 本发明公开了一种基于粗粒度可重构架构的DES算法轮迭代系统及迭代方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明利用可重构技术的并行性处理、运算模块独立可配置等优点，在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等方法实现了DES算法的高效运算。
- 用于复制数据集的方法和计算机系统-201380014269.9
- J.D.布拉德伯里;M.K.格施温德;T.斯雷格 - 国际商业机器公司
- 2013-03-01 - 2017-07-28 - G06F9/315
- 使用并行处理并且在不引起无根据的例外的情况下，将终止字符数据集的字符从一个存储器位置复制到另一个存储器位置。在一个或者多个向量寄存器内加载要复制的每个字符数据集。具体地，在一个实施例中，使用将数据并行载入向量寄存器至指定边界并且提供确定加载的字符的数目的方式的指令。为了确定加载字符的数目(计数)，使用其他指令(例如，“对块边界载入计数”指令)。另外，使用寻找第一分隔符字符(即，第一终止字符，诸如字符数据内的零或者空字符)的索引的指令(例如，“向量寻找元素不相等”指令)。该指令并行检查数据的多个字节。
- 一种用于函数返回地址预测的装置及方法-201410844091.7
- 王洁;范润东;刘伯方 - 杭州中天微系统有限公司
- 2014-12-30 - 2015-04-29 - G06F9/315
- 一种用于函数返回地址预测的装置，包括：指令译码单元，用于对输入的指令进行译码，产生操作指示符；函数返回地址栈，包含S个表项，对函数返回指令进行返回地址预测，产生预测地址A及其对应的表项索引X；执行单元，用于接受指令译码单元的操作指示符以及函数返回地址栈的预测地址A与表项索引X，当操作指示符指示为函数返回指令时，判断地址A是否预测正确，产生预测正确信息与实际跳转地址；纠错单元，用于接受执行单元的输出，在函数返回地址预测错误时用实际地址B对函数返回地址栈中表项索引X指向的内容进行纠正。以及一种用于函数返回地址预测的方法。本发明有效降低函数返回地址栈的成本、提升处理器性能。
- 一种高可靠性指令传输系统-201210408194.X
- 谭佳琳;吴晓蕊;杨飞;李季;李彬 - 北京临近空间飞行器系统工程研究所;中国运载火箭技术研究院
- 2012-10-24 - 2014-05-07 - G06F9/315
- 本发明提供了一种高可靠性指令传输系统和方法，包括指令发送计算机、指令采集计算机1、指令采集计算机2和指令响应机构；其中，指令发送计算机向指令采集计算机1和指令采集计算机2发出指令；指令采集计算机1和指令采集计算机2互为冗余备份，共同接收指令发送计算机发出的指令，并将指令发给指令响应机构；指令响应机构接受指令采集计算机1或指令采集计算机2发来的指令，并进行相应。本发明保证了在网络通讯故障情况下指令数据传输的可靠性、有效性和及时性。
- 加密文本数据时可提高SoC处理器指令运算效率的方法-201310078711.6
- 沈海斌;蒋德 - 浙江大学
- 2013-03-11 - 2013-09-04 - G06F9/315
- 本发明公开了一种加密文本数据时可提高SoC处理器指令运算效率的方法。本发明包括预处理阶段，运算阶段和后处理阶段；预处理阶段是将每组需要处理的明文中对应位抽取出来，重新组成一组数据，并按照次序存储在内存当中以供运算阶段使用。运算阶段是将根据置换运算的具体法则，将每组数据在内存中的相对位置进行移动。后处理阶段是将经过运算阶段后的每组数据中的每一位按照先后次序重新插入每组相应结果中的相应位。本发明在无需使用特别设计的加解密运算指令的条件下，大大提升处理器指令执行置换运算的效率，从而提高通用处理器进行置换运算的速度。
- 混洗模式生成电路、处理器、混洗模式生成方法、命令-201280003072.0
- 上田恭子;马场大介 - 松下电器产业株式会社
- 2012-09-13 - 2013-07-03 - G06F9/315
- 移位复制部根据所输入的4个（位宽为8位）索引列（702），使各索引向左位移1位，输出使各索引各复制2个而得到的索引列（902）。然后，加法器输出从左端起依次对索引列（902）加上1、0、1、0、1、0、1、0的值而得到的混洗模式（703）。
- 转置运算装置及其集成电路、以及转置处理方法-201280003250.X
- 西村隆;森下广之 - 松下电器产业株式会社
- 2012-09-11 - 2013-06-19 - G06F9/315
- 寄存器组，能够保存矩阵数据，能够以要素数据单位读出；输出数据重排部，按每个行数据进行重排，以使同一列的要素数据分别属于不同的列；寄存器访问部，将重排后的矩阵数据写入寄存器组，使用列位置信息从寄存器组读出要素数据的集合，上述列位置信息表示属于同一列的要素数据在寄存器组中被存储的场所；输入数据重排部，将所读出的要素数据的集合重排；运算处理部，对重排后的要素数据的集合进行运算；以及转置控制部，生成重排信息和列位置信息，控制数据的重排；通过在向寄存器组保存时和读出时进行数据串的重排，使转置处理高速化。
- 用于改进存储器传输的系统和方法-201080005211.4
- K·R·基肖雷;K·D·基塞尔;G·Z·贝罗伊夫 - MIPS技术公司
- 2010-01-21 - 2011-12-28 - G06F9/315
- 本发明涉及用于执行高带宽的存储器复制的系统和方法。存储器传输指令允许将来自第一存储器位置的数据复制到第二存储器位置而不使用加载和存储字指令，从而实现高带宽复制。在一个实施例中，该方法包括：步骤(1)对来自第一存储器传输指令的目的地地址解码，(2)将目的地地址存储在总线接口单元中的寄存器中，(3)对来自第二存储器传输指令的源地址解码，以及(4)将由源存储器地址指定的存储器位置的内容复制到由寄存器的内容指定的存储器位置。还提出了其他方法和微处理器系统。
- 实施混洗指令的设备、方法和操纵数据操作数的设备-201110076943.9
- M·阿布达拉;H·S·劳;S·-W·付;A·蒂莫尔;T·加特 - 英特尔公司
- 2007-06-30 - 2011-08-31 - G06F9/315
- 本发明涉及实施混洗指令的设备、方法和操纵数据操作数的设备。根据本发明的方法包括：在第一级第一多路复用器中接收第二数据操作数的第一部分和第一数据操作数；在第一级第二多路复用器中接收第一数据操作数的第一部分和第二数据操作数的第二部分；在第二级第三多路复用器中接收来自第一级第一多路复用器的选择的部分；在第二级第四多路复用器中接收来自第一级第二多路复用器的选择的部分；基于局部控制信号在数据操纵器中操纵来自第二级第三多路复用器和第二级第四多路复用器的选择的部分；在第三级多路复用器中接收数据操纵器的输出，其中第三级多路复用器用于输出混洗指令的结果。
- 一种数据的重排方法及重排装置-201110047585.9
- 孙瑞琛 - 孙瑞琛
- 2011-02-28 - 2011-06-29 - G06F9/315
- 一种数据重排装置，作为处理器的一个组成部分，按照VLIW处理器的操作过程，在矢量数据处理单元中执行数据重排操作，所述数据重排装置包括：指令存储单元，用来存储将要执行的指令代码；数据存储单元，用来存储指令代码执行所需的数据指令读取；指令读取和分发单元，该单元将指令代码从指令存储单元中读取并发送给所有执行单元；矢量数据处理单元，该单元用来执行指令代码当中的矢量处理指令；矢量寄存器组，包含矢量寄存器VR0，VR1，…，VRn，用来存放来自所述数据存储单元的数据，其运算单元则从适量寄存器组中读写数据；矢量重排顺序寄存器组，包含矢量重排顺序寄存器VR_CFG0，VR_CFG1，VR_CFG2，…，VR_CFGn，用来配置参与矢量重排运算的单元，来选择部分或是全部矢量元算单元参与运算。
- 对数据执行排列运算的装置与方法-200880125258.7
- D·H·塞姆斯;M·威尔德 - ARM有限公司
- 2008-11-26 - 2010-12-22 - G06F9/315
- 提供一种用以处理数据的装置，所述装置包含处理电路，其具有用以执行排列运算的排列电路；寄存器组，其具有用以储存数据的多个寄存器；控制电路，其响应程序指令来控制处理电路去执行数据处理运算。所述控制电路被设置成对控制产生指令作出响应，以依据位屏蔽而产生控制信号以配置该排列电路来对输入操作数执行排列运算。该位屏蔽在该输入操作数中识别出具有第一排序的第一组数据元及具有第二排序的第二组数据元，并且该排列运算使得其保存该第一排序及该第二排序中的一个但改变该第一排序及该第二排序中的另一个。
- 使用非架构的数据格式的快速浮点结果的转送-201010270067.9
- G·葛兰·亨利;泰瑞·派克斯 - 威盛电子股份有限公司
- 2010-08-30 - 2010-12-15 - G06F9/315
- 本发明提供一种微处理器，具有一指令集架构，其用以指明适用于多个浮点操作数的至少一架构的数据格式(architected data format，ADF)。该微处理器包括多个浮点单元，每一个浮点单元包括一算术单元，用以接收多个非架构的数据格式(non-ADF)的来源操作数，且对该等非架构的数据格式的来源操作数执行一浮点运算以产生一非架构的数据格式的结果。该微处理器也包括多个转送总线，用以转送由该等浮点单元的每一个算术单元产生的该非架构的数据格式的结果给该等浮点单元的每一个，该非架构的数据格式的结果作为该等非架构的数据格式的来源操作数之一，用以被选择地使用。
- 旋转然后运算所选位的工具及其指令-200980101991.X
- D·格林纳;T·斯勒格尔;J·范巴特拉 - 国际商业机器公司
- 2009-01-07 - 2010-12-08 - G06F9/315
- 在操作计算机的方法中，取出并执行具有T位的旋转然后运算指令，其中，将第一寄存器中的第一操作数旋转一定量，并对旋转后第一操作数的所选部分和第二寄存器的第二操作数进行布尔运算。如果T位是‘0’，将布尔运算结果的所选部分插入第二寄存器的第二操作数的相应位中。如果T位是‘1’，除了插入的位之外，不同于经旋转的第一操作数的所选部分的其它位被保存在第二寄存器中。
- 旋转然后插入所选比特的工具以及由此的指令-200980101956.8
- D·格雷纳;T·斯莱格尔;J·范布特拉尔 - 国际商业机器公司
- 2009-01-07 - 2010-12-08 - G06F9/315
- 在操作计算机的方法中，提取并执行具有Z比特的旋转然后插入指令，其中第一寄存器中的第一操作数被旋转一定量。如果Z比特为0，则将布尔操作的结果的所选择部分插入到第二寄存器的第二操作数的相应比特。如果Z比特为1，则除了所插入比特之外，将除了第二操作数的所插入比特之外的比特设定为零。
- 组合微处理器内的多个寄存器单元的方法和系统-200780028268.4
- 卢奇安·科德雷斯库;埃里克·普隆德克;曾贸 - 高通股份有限公司
- 2007-07-31 - 2009-07-29 - G06F9/315
- 本发明描述一种用以组合微处理器(例如数字信号处理器)内的多个寄存器单元的方法和系统。从处理单元内的寄存器堆结构检索第一寄存器单元和第二寄存器单元，所述第一寄存器单元和所述第二寄存器单元非相邻地位于所述寄存器堆结构内。在执行单一指令期间进一步组合所述第一寄存器单元和所述第二寄存器单元以形成所得寄存器单元。最后，将所述所得寄存器单元存储在所述寄存器堆结构内以用于进一步处理。或者，检索来自所述第一寄存器单元的第一半字单元和来自所述第二寄存器单元的第二半字单元。在执行单一指令期间将所述第一半字单元和所述第二半字单元进一步输入到所得寄存器单元的对应高部分和低部分中以形成所述所得寄存器单元。最后，将所述所得寄存器单元存储在所述寄存器堆结构内以用于进一步处理。
- 用以在微处理器内组合来自多个寄存器单元的对应半字单元的方法及系统-200780016524.8
- 曾贸;卢奇安·科德雷斯库 - 高通股份有限公司
- 2007-05-07 - 2009-05-20 - G06F9/315
- 本发明描述一种用以在执行单个指令期间在微处理器，例如数字信号处理器内组合来自多个寄存器单元的对应半字单元的方法及系统。在处理单元内接收用以组合来自寄存器堆结构的预定的全异源寄存器单元的指令。接着执行所述指令以组合来自所述源寄存器单元的对应半字单元且将所述半字单元输入到所得目的地寄存器单元的相应部分中。在执行所述指令期间，识别所述预定的源寄存器单元且从所述经识别的寄存器单元中检索对应的最高有效半字单元及相关联的数据。进一步组合所述检索的半字单元并将其输入到所得目的地寄存器单元的相应最高有效部分中。类似地，从所述经识别的寄存器单元中检索对应的最低有效半字单元及相关联的数据。进一步组合所述检索的半字单元并将其输入到所得目的地寄存器单元的相应最低有效部分中。最终，将所述所得目的地寄存器单元存储到寄存器堆结构中以供进一步处理。
- 通过用户可选择的存储访问键的移动数据工具-200680054076.6
- D·格雷纳 - 国际商业机器公司
- 2006-12-19 - 2009-04-22 - G06F9/315
- 对存储访问键的使用被便利，以使能对于存储装置访问的灵活控制。任一选定存储访问键可用于访问存储装置。存储访问键可在用户寄存器中规定，并且可以优先于在系统寄存器中指示的存储访问键。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
