[发明专利]一种插值滤波方法和插值滤波装置在审
| 申请号： | 202111061490.2 | 申请日： | 2021-09-10 |
| 公开（公告）号： | CN113783549A | 公开（公告）日： | 2021-12-10 |
| 发明（设计）人： | 张俊杰;罗艳飞;刘德财;胡炜呈;冯智波;张倩武;宋英雄;陈健;曹炳尧;李迎春 | 申请（专利权）人： | 上海大学 |
| 主分类号： | H03H17/06 | 分类号： | H03H17/06 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张静 |
| 地址： | 200444 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种插值滤波方法和插值滤波装置，该方案在获取到滤波器的输入并行路数、抽头系数和差值倍数后，基于获取到的数据计算滤波器的输出数据并行路数、每组并行多路输出信号所需的输入数据个数以及获取所输入数据所需的时间周期，然后再计算每路所述输入数据与所述滤波器的抽头系数的乘积，最后再基于预设规则由乘积结果中选择目标乘积结果进行累加输出，能够有效降低滤波器的延时时间。 | ||
| 搜索关键词： | 一种 滤波 方法 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海大学，未经上海大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111061490.2/，转载请声明来源钻瓜专利网。
- 同类专利
- CIC滤波器的实现方法、信号处理装置、设备及存储介质-202310935822.8
- 黄志科 - 上海金卓科技有限公司
- 2023-07-27 - 2023-10-13 - H03H17/06
- 本发明实施例提供了一种CIC滤波器的实现方法、信号处理装置、设备及存储介质，所述方法包括：第一CIC滤波器为R倍降或升采样的微分延时为1的单级CIC滤波器，当R为整数p的Q次方时，第一CIC滤波器通过Q个级联的相同的第二CIC滤波器实现，第二CIC滤波器为p倍降或升采样的微分延时为1的单级CIC滤波器，其中，第一CIC滤波器与第二CIC滤波器的采样方向相同。本发明的技术方案通过较低采样率的CIC滤波器实现较高采样率的CIC滤波器，避免了CIC滤波器中积分器和微分器的字长过大以及积分器的较高采样率的问题，降低了CIC滤波器的实现难度。
- 用于信号处理的设备-201880052287.9
- B·奥皮茨;L·陈 - 罗伯特·博世有限公司
- 2018-06-11 - 2023-10-13 - H03H17/06
- 一种用于信号处理的设备，其包括用于接收输入信号的信号输入端(10)、用于接收控制信号的控制输入端(20)以及用于对输入信号进行滤波的n阶CIC滤波器。CIC滤波器包括n个彼此相继布置的积分器(100，200)，所述积分器各自包括存储器，其中，n大于1。对于所述积分器(200)中的n‑1个第一积分器中的每个，所述设备都包括所属的校正计算器(220)，所述校正计算器用于在使用存储在相应的第一积分器(200)的存储器中的至少一个信号值的情况下校正积分误差。该设备构造成响应于控制信号地将存储的信号值传输至所属的校正计算器(220)以及清除剩余的最后积分器(100)的存储器。该所述设备构造成要么也清除第一积分器(200)的存储器、要么包括一个另外的校正计算器并且构造成响应于控制信号地将信号值也传输至所述另外的校正计算器。
- 滤波电路、芯片及电子设备-202310828209.6
- 沈飘海;王郝密 - 维沃移动通信有限公司
- 2023-07-07 - 2023-10-10 - H03H17/06
- 本申请公开了一种滤波电路、芯片及电子设备，属于计算机技术领域。滤波电路包括用于接收输入数据的数据输入端；用于输出滤波后数据的数据输出端；至少一条滤波支路，每条滤波支路包括串联的N级滤波模块，每级滤波模块包括至少一个计算单元，每个计算单元包括多个并行输入端和一个输出端；与数据输入端连接的M个行缓存单元；第1级滤波模块中的第一计算单元的多个并行输入端连接至数据输入端和部分行缓存单元，第1级滤波模块中除第一计算单元之外的其他计算单元的多个并行输入端连接至部分行缓存单元；第i级滤波模块中的计算单元的多个并行输入端，分别连接至第i‑1级滤波模块中的计算单元的输出端；第N级滤波模块中的计算单元的输出端连接至数据输出端。
- 增量型SDM积分器-202310850814.3
- 毕加昊 - 思瑞浦微电子科技（上海）有限责任公司
- 2023-07-11 - 2023-09-29 - H03H17/06
- 本发明揭示了一种增量型SDM积分器，所述SDM积分器包括级联设置的若干第一积分器及一个第二积分器，所述第一积分器和第二积分器分别包括运放、斩波器、采样电容、反馈电容、若干时序开关及若干复位开关。本发明通过调整积分器的CHOP时序和复位方式来调节后级积分器每个CHOP周期积分到的失调电压，使后级积分器在一个完整的CHOP周期内对前级积分器传递的失调电压的积分值为0，确保前级积分器的失调电压不被后级积分器放大，从而降低或消除增量型SDM积分器的输出失调。
- 用于DELTA-SIGMA模数转换器的数字滤波器-202280010110.9
- V·阿肯迪拉贾拉胡帕蒂 - 德克萨斯仪器股份有限公司
- 2022-01-24 - 2023-09-12 - H03H17/06
- 一种模数转换器(ADC)包括调制器、积分器电路(210)以及第一和第二微分器电路(220，230)。调制器具有调制器输入端和调制器输出端。调制器输入端被配置为接收模拟信号，并且调制器被配置为在调制器输出端上生成数字数据。积分器电路(210)具有积分器电路输入端和积分器输出端。积分器输入端耦合到调制器输出端。第一微分器电路(220)耦合到积分器输出端，并且第一微分器电路(220)被配置为以第一时钟被钟控。第二微分器电路(230)耦合到积分器输出端，并且第二微分器电路(230)被配置为以第二时钟被钟控。第二时钟相对于第一时钟异相。
- 用于脉宽调制信号的数字滤波器及方法-201610939774.X
- 赵煌;钱泽斌 - 杭州士兰微电子股份有限公司
- 2016-10-31 - 2023-09-08 - H03H17/06
- 本申请公开了一种用于脉宽调制信号的数字滤波器及方法。所述数字滤波器包括：第一滤波器，用于对所述脉宽调制信号的预处理信号进行低通滤波，以产生第一中间信号；第二滤波器，用于对所述第一中间信号进行高通滤波，以产生音频数据；存储器，用于存储所述第一滤波器和所述第二滤波器的参数值和历史值；乘法器，用于根据所述参数值和所述历史值进行乘法运算，从而进行滤波操作；以及数据控制器，用于以分时的方式，将所述存储器和所述乘法器分别与所述第一滤波器和所述第二滤波器相连接，从而进行滤波操作。该数字滤波器可以利用共用的模块减小功耗和芯片尺寸以及降低成本。
- 一种可编程级联CIC抽取滤波器-202111385890.9
- 万书芹;邵杰;高敏;陈婷婷;卓琳;张沁枫 - 中国电子科技集团公司第五十八研究所
- 2021-11-22 - 2023-08-15 - H03H17/06
- 本发明公开一种可编程级联CIC抽取滤波器，属于数字下变频领域，包括级联积分梳状抽取滤波器和可编程控制模块；所述级联积分梳状抽取滤波器包括编码器、积分器、抽取器、梳状器、组合器与截位器六部分；所述可编程级联CIC抽取滤波器的数据输入端连接所述编码器；所述编码器的输出端连接所述积分器的输入端；所述积分器的输出端连接所述抽取器的输入端；所述抽取器的输出端连接所述梳状器的输入端；所述梳状器的输出端连接所述组合器的输入端；所述组合器的输出端连接所述截位器的输入端；所述可编程控制模块的时钟输出端连接所述编码器、所述积分器、所述抽取器、所述梳状器和所述组合器的时钟输入端。
- 滤波器的构建方法、装置、计算机设备和可读存储介质-202310436306.0
- 程号;詹俊鲲;李东妍;戎晓龙;杨晓东;霍军政;张伟 - 西安西电国际工程有限责任公司;中国西电电气股份有限公司
- 2023-04-21 - 2023-08-11 - H03H17/06
- 本申请涉及一种滤波器的构建方法、装置、计算机设备和可读存储介质，涉及滤波器设计技术领域。所述方法包括：根据待构建的目标滤波器对应的调制器的阶数，以及目标滤波器的输出数据位数，确定目标滤波器的阶数范围和总抽取率；然后根据阶数范围，确定目标滤波器所包含的子滤波器的至少一个可选数量；进而以目标滤波器所包含的子滤波器的抽取率之积等于总抽取率为条件，构建各可选数量对应的子滤波器抽取率配置方案；进一步的，根据各子滤波器抽取率配置方案的计算量，确定目标滤波器所包含的子滤波器的目标数量，以及各子滤波器的抽取率。采用本方法能够合理配置滤波器对应的子滤波器抽取率，构建计算量最小的滤波器，有效提升其工作效率。
- 具有置信度输入的数字滤波器-201780013208.9
- A·海姆;M·霍赫 - 微晶片科技德国公司
- 2017-07-18 - 2023-08-01 - H03H17/06
- 本发明揭示一种数字滤波器，其具有：分配的滤波函数，其具有分配的滤波器系数(b
- 插值滤波器电路、插值滤波器控制电路、方法及变频器-202310272753.7
- 赵伟栋;贾涵博;吴旦昱;王丹丹;刘新宇 - 中国科学院微电子研究所
- 2023-03-20 - 2023-07-21 - H03H17/06
- 本发明公开了一种插值滤波器电路、插值滤波器控制电路、方法及变频器，涉及电路控制技术领域。其中插值滤波器电路包括第一滤波器级联模块、第二滤波器级联模块、第三滤波器级联模块以及第四滤波器级联模块；第一滤波器级联模块、第二滤波器级联模块、第三滤波器级联模块以及第四滤波器级联模块分别包括不同数量的串联连接的滤波器装置，每个滤波器装置包括串联连接的插值模块与滤波器，插值模块的输入端作为滤波器装置的信号输入端。本申请的技术方案能够将插值滤波器电路接收的原始信号基于不同的滤波器级联模块实现不同倍数的插值运算，提高了将低采样率信号通过上采样模块转换为高采样率信号的效率。
- 一种任意波宽带信号预失真滤波器构建方法及数字滤波器-201911038786.5
- 李茂林;朱卫国;刘宇;吴恒奎 - 中电科思仪科技股份有限公司
- 2019-10-29 - 2023-06-20 - H03H17/06
- 本公开提供了一种任意波宽带信号预失真滤波器构建方法及数字滤波器，根据任意波形发生器中滤波网络的传递函数和预失真滤波器的传递函数，得到无失真传输条件；确定过渡带的采样点数和过渡带宽度，并计算得到预失真滤波器的单位抽样响应长度；在满足无失真传输条件的情况下，根据预失真滤波器的传递函数和到预失真滤波器的单位抽样响应长度，计算得到预失真滤波器的单位抽样响应，直到满足预设指标的阈值要求；本公开通过对采样点数、过渡带宽度和预失真滤波器的单位抽样响应长度，进行单位抽样响应的调整，从而能够满足不同的滤波网络参数的补偿要求。
- 改进型梳状降采样滤波器及设计方法-202310252075.8
- 顾斌;韩飞;朱启文;魏欣;袁月;谭立容;段维嘉;许钟亮 - 南京信息职业技术学院;南京新频点电子科技有限公司
- 2023-03-16 - 2023-06-09 - H03H17/06
- 本发明公开了一种改进型梳状降采样滤波器及设计方法，本发明将原型CIC滤波器的一次R倍抽取改为两次抽取，采样率下降倍率分别设置为R/4和4，并在两次抽取之后增设补偿滤波器；将第二次抽取的传递函数在复数域进行因式分解表示成幅角形式，对其中部分因式的零点的相角作微量旋转，将多重零点在折叠带内进行分散，通过公式的数学变换和近似得到不需要乘法器参与运算的传递函数近似形式；补偿滤波器用于通带拓宽，部分谷值点与原型CIC滤波器的零点重合。本发明能够改善折叠带与通带的频谱混叠，折叠带最低衰减度提高数十分贝，若维持该指标，则级联的级数可大幅减少，从而降低运算复杂度，并且可进一步通过数学变换，维持无乘法器运算。
- 一种滤波器及滤波方法-201910465405.5
- 翁圣晖 - 北京星网锐捷网络技术有限公司
- 2019-05-30 - 2023-05-23 - H03H17/06
- 本申请提供一种滤波器及滤波方法，用于解决现有技术中射频前端和基带之间的分数倍速率变换的技术问题。其中的一种滤波器包括：N个并行的插值模块，用于对并行交织的N路数据进行插值，输出并行交织并插值后的S路数据；其中，N是大于或等于2的整数，S是大于或等于N的整数；D个并行的抽取模块，用于对所述S路数据进行抽取，并行输出抽取后的数据；其中，D是抽取因子；D个并行的子滤波器，用于对所述抽取后的数据进行滤波。
- 级联积分梳状滤波电路、滤波方法及模数转换系统-202111356084.9
- 祝天市;沈天平;刘玉芳 - 华润微集成电路（无锡）有限公司
- 2021-11-16 - 2023-05-19 - H03H17/06
- 本发明提供一种级联积分梳状滤波电路、滤波方法及模数转换系统，包括：N路积分器，各积分器分别接收一输入信号，并对对应输入信号进行积分处理；多路复用器，连接于各路积分器的输出端，依次选择各路积分器的输出信号并输出；梳状器，连接于所述多路复用器的输出端，依次对所述多路复用器输出的各路信号进行微分处理；多路分配器，连接于所述梳状器的输出端，依次将完成微分处理的各路信号传输到对应输出端口；其中，N为大于1的自然数。本发明将多组CIC滤波器合并，多个积分器共用一个梳状器，可大大节省面积；且只使用了一个计数器就实现了对三组积分器输出数据进行抽取的时序控制，一定程度上减少功耗。
- 一种CIC-HB级联式数字滤波器及其验证方法-202211620853.6
- 章强 - 淮安汇鸿精密模具有限公司
- 2022-12-16 - 2023-04-25 - H03H17/06
- 本公开了一种CIC‑HB级联式数字滤波器及其验证方法，CIC‑HB级联式数字滤波器采用两级CIC模块和一级HB模块级联所得，其中第一级为四阶八倍抽CIC模块，第二级为九阶八倍抽CIC模块，第三级为十阶二倍抽HB模块。本发明基于Sigma‑Delta调制器的输出，提出一种信号的降采样和滤波功能的CIC‑HB级联式抽取滤波器，能够将过采样后的数据降低到信号带宽的2倍范围内，本系统拥有比传统架构更小的功率信噪比损失比，实现了20.4bit的有效数据精度，同时给出该CIC‑HB级联式抽取滤波器的数字设计、验证策略及其结果。
- 一种应用于数字抽取滤波器的FIR滤波器-202211598443.6
- 马艳华;师智崇;常玉春;汪家奇;卢宏斌;孟凡龙 - 大连理工大学
- 2022-12-12 - 2023-04-18 - H03H17/06
- 本发明公开了一种应用于数字抽取滤波器的FIR滤波器，采用级联形式的数字抽取滤波器可以实现更高的阶数。通过使用纯组合逻辑电路的降采样模块，可以避免时序问题，减轻后端的工作量；同时使用存储RAM以及ROM实现乘法器的时分复用形式，从而减少了电路中的乘法器模块，降低了乘法运算所需的面积，同时对每个乘法器采用CSD编码形成CSD乘法器，可以减少乘法运算中乘数中“1”的数量，从而进一步的减少运算消耗及加快运算速度。
- 基于概率计算和近似处理的FIR滤波方法及滤波器-202210139081.8
- 祝雨彬;韩凯宁;胡剑浩 - 电子科技大学
- 2022-02-15 - 2023-04-07 - H03H17/06
- 本发明公开了基于概率计算和近似处理的FIR滤波方法及滤波器，涉及通信技术领域和数字信号处理领域，其技术方案要点是：包括预处理模块、寄存器组、比特流生成模块、比特流计算模块、概率取最大值模块、后向转换模块、减法器模块和指数运算模块。利用概率计算和近似计算的方法，能够将原本复杂的乘加操作用门级电路和逻辑实现，有效地解决硬件复杂度高的问题，并且由于结构简单，电路的关键路径较短，使得可以提高系统时钟频率追求更高速度或者降低电压追求更低的功耗，让FIR滤波器的应用范围可以进一步扩展。
- 数控系统中利用FIR滤波器实现避免轨迹平滑后出现运动反向情形的处理方法-202211654222.6
- 张晓峰;郑之开;史有志;阎威武 - 上海维宏电子科技股份有限公司;上海维宏智能技术有限公司
- 2022-12-22 - 2023-03-31 - H03H17/06
- 本发明涉及一种数控系统中利用FIR滤波器实现避免轨迹平滑后出现运动反向情形的处理方法，其特征在于，所述的方法包括，设置有：第一FIR滤波器，通过判断所述的第一FIR滤波器中是否含有负系数，以决定后续的滤波处理的具体方式；以及第二FIR滤波器，所述的第二FIR滤波器为不含负系数的滤波器，所述的第一FIR滤波器和第二FIR滤波器通过进行二次插值处理，以实现在运动停止之前完成交替滤波，防止运动反向。采用了本发明的该数控系统中利用FIR滤波器实现避免轨迹平滑后出现运动反向情形的处理方法，通过变系数滤波器即能有效的解决FIR滤波后出现的运动反向问题，具有较为突出的实用性。
- 一种信号插值滤波方法及插值滤波器-201910148617.0
- 陈又圣 - 深圳信息职业技术学院
- 2019-02-28 - 2023-03-28 - H03H17/06
- 本申请适用于信号处理技术领域，提供了一种信号插值滤波方法及插值滤波器，包括：确定插值滤波器的阶数，并获取延迟采样点的个数；根据所述插值滤波器的阶数和所述延迟采样点的个数，计算所述插值滤波器的系数；获取待处理信号，并基于所述插值滤波器的系数，对所述待处理信号进行插值滤波处理得到滤波信号。通过上述方法，能够有效提高信号插值滤波的精度，进而提高电子耳蜗前端信号的信噪比。
- 数字滤波器及全数字时钟数据恢复电路-202110595127.2
- 臧剑栋;张正平;付东兵;王健安;陈光炳;俞宙;唐枋;舒洲 - 中国电子科技集团公司第二十四研究所;重庆吉芯科技有限公司
- 2021-05-28 - 2023-03-14 - H03H17/06
- 本发明提供了一种数字滤波器及全数字时钟数据恢复电路，其中数字滤波器包括用于将输入的待补偿数字输入数据拆分为高位数据、第一低位数据和第二低位数据，并对高位数据进行频率积分处理的频率积分器，用于依次对输入的第一低位数据进行累加处理和量化处理的一阶sigma‑delta补偿电路，以及用于对输入的频率积分处理后的所述高位数据以及累加处理和量化处理后的所述第一低位数据进行全加处理，得到全加数据的全加器，通过采用一阶sigma‑delta补偿电路对原本舍弃的部分低位数据进行处理，既减少数字滤波器中积分路径所需的数据位数，减轻数字滤波器设计难度，又拓展了累加器的位数，从而降低了数字滤波器的设计难度和功耗，提高了数字滤波器的工作频率。
- 一种消除Nyquist滤波器符号间串扰的方法-202211391447.7
- 焦秉立;周子健;林立峰 - 北京大学
- 2022-11-08 - 2023-03-07 - H03H17/06
- 本发明公开了一种消除Nyquist滤波器符号间串扰的方法，属于数字通信与滤波器信号处理的技术领域。本发明引入辅助因子帮助Nyquist滤波器实现完全无符号间串扰，其引入不会改变原有滤波器的带宽，同时解决了FIR滤波器实现的Nyquist条件会产生头失真的问题；能够提高系统性能。
- 基于非等间隔分段的改进Farrow结构小数延时设计方法-202211348649.3
- 郑哲;陈学伟;周扬;王潜;刘浩 - 北京理工大学
- 2022-10-31 - 2023-01-24 - H03H17/06
- 本发明公开了一种基于非等间隔分段的改进Farrow结构小数延时设计方法，相比于传统的可变小数延时滤波器设计方法，在相同的可变频率响应误差精度下，本发明所提方法有效降低了可变小数延时滤波器实现结构复杂度，减少了乘法器的数量。本发明的技术方案为：基于非等间隔分段的改进farrow结构小数延时设计方法，在可变频率响应误差门限已知的情况下，利用小数延时定义域等间隔分段准则和基于系数关系结构的minimax算法设计可变小数延时滤波器，使得实际可变小数延时滤波器的可变频率响应峰值误差不超过误差门限，最终得到并行FIR子滤波器的离散时间冲激响应。
- 数字滤波器电路的实现方法及系统-201911107973.4
- 钟燕清;田易;孟真;李继秀;刘谋;张兴成;阎跃鹏 - 中国科学院微电子研究所
- 2019-11-13 - 2023-01-24 - H03H17/06
- 本发明提供一种数字滤波器电路的实现方法及系统。所述方法包括：获取滤波器系数；采用CSD码表示滤波器系数，以得到CSD系数；根据CSD系数，生成CSD矩阵，每一个CSD系数单独作为CSD矩阵中一行的元素；提取CSD矩阵中的行公共项和列公共项；分别统计不同的行公共项和不同的列公共项的出现次数；根据不同的行公共项和不同的列公共项的出现次数，确定最优行公共项和最优列公共项；根据最优行公共项和最优列公共项，对CSD矩阵进行分解；在分解后的CSD矩阵属于阈值矩阵情况下，将分解后的CSD矩阵作为最优系数矩阵，以使所述数字滤波器根据所述最优系数矩阵进行滤波处理。本发明能够降低数字滤波器对加法器资源的使用频率，减少数字滤波器的空间占用面积。
- 一种采用并行流水设计的FIR通用滤波器及方法-202211377021.6
- 请求不公布姓名 - 思澈科技（重庆）有限公司
- 2022-11-04 - 2023-01-20 - H03H17/06
- 本发明属于滤波器领域，具体涉及一种采用并行流水设计的FIR通用滤波器及方法；所述FIR通用滤波器包括配置寄存器、AHB总线控制模块、并行数据控制模块以及乘累加模块；所述配置寄存器通过控制信号线连接AHB总线控制模块和并行数据控制模块，所述AHB总线控制模块通过AHB总线连接并行数据控制模块以及乘累加模块。本发明通过乒乓buffer交替更新数据和循环移位取数两个方法可实现持续输出待处理数据的流水线操作模式，提高数据处理效率。每次取一个对应向量数据，分别与这Q个数据相乘，然后分别累加获得计算结果。本发明具有硬件资源占用小、处理速度快、通用性等特点。
- FIR数字滤波装置、滤波方法、介质及计算机程序产品-202211203158.X
- 纪伟 - 展讯通信（天津）有限公司
- 2022-09-29 - 2023-01-13 - H03H17/06
- 本发明提供了一种FIR数字滤波装置、滤波方法、计算机可读存储介质及包含计算机程序产品FIR数字滤波装置，包括输入模块、分块滤波模块和输出模块；所述输入模块，用于输入长度为N的信号向量x和长度为M的状态向量s以及输入长度为M的系数向量c，其中NM；所述分块滤波模块，用于进行移位分块的处理操作，获得信息向量y的N个样点值；所述输出模块，用于输出长度为N的信号向量y，该解决方案显著提升计算效率，降低计算量，大幅提升资源利用率和降低能耗。
- 一种基于Hopfield神经网络二维FIR陷波滤波器的设计方法-201811508544.3
- 徐微;郭甜;张瑞华 - 天津工业大学
- 2018-12-11 - 2023-01-10 - H03H17/06
- 本发明公开了一种基于Hopfield神经网络设计二维FIR陷波滤波器的算法设计方法。本算法采取最小均方误差准则，将误差函数转化为Hopfield神经网络的李雅普诺夫能量函数。能量函数的最小值即为误差函数的最小值，此时神经网络的输出即为所要设计的二维FIR陷波滤波器的系数。利用Hopfield神经网络，可以降低运算的复杂程度。仿真结果表明了本文算法所设计的滤波器对图像处理是有效的。
- 一种FIR滤波器-202211293761.1
- 邱丹;杨晓刚 - 中科芯集成电路有限公司
- 2022-10-21 - 2022-12-30 - H03H17/06
- 本发明公开一种FIR滤波器，属于数字信号处理领域，包含存储器模块、FIR运算模块、幅度缩放模块和控制逻辑模块。存储器模块用来存储输入的数据样本；FIR运算模块是FIR滤波器的主体，对读出的数据样本进行FIR滤波运算；幅度缩放模块对FIR滤波运算结果作幅度缩放，得到最终的滤波器输出；控制逻辑模块产生对存储器模块的读写信号、对FIR运算模块的运算控制信号和对幅度缩放模块的缩放系数选择信号。本发明大幅减小数据样本存储所占用的硬件资源，避免了使用硬件乘法器，从而大幅减小FIR运算所需的硬件资源；同时，由于采用若干级移位器和累加器，可以实现较为精确的滤波系数。
- 一种基于GPU的连续FIR滤波方法-202210932625.6
- 李良超;高念民 - 西安电子科技大学
- 2022-08-04 - 2022-12-02 - H03H17/06
- 本发明公开了一种基于GPU的连续FIR滤波方法，应用于GPU，该方法包括：从显卡的全局内存中获取待滤波数据及滤波器系数；划分出多个线程块，并启动内核计算，将待滤波数据和滤波器系数分别复制到各线程块中指针T*pFilterCoe、T*pPreA和T*pA所指向的共享内存处，在每个线程块内的线程同步后，利用各线程块中的K个线程对待滤波数据进行FIR滤波计算，并保存计算结果；将待滤波数据末尾长度为N的数据拷贝到全局内存的起始位置x[0]，并将下一待滤波数据拷贝至全局内存的x[N‑1]后，执行获取待滤波数据及滤波器系数的步骤，直至所有待滤波数据完成滤波。本发明能够通过GPU并行加速实现实时FIR滤波计算，进而获得准确的FIR滤波结果。
- 阶数动态可重构折叠电路结构数字成形滤波器及设计方法-202210882888.0
- 郭广浩;刘力源;刘剑;吴南健;徐萌萌 - 中国科学院半导体研究所
- 2022-07-26 - 2022-10-25 - H03H17/06
- 本公开提供了一种阶数动态可重构折叠电路结构数字成形滤波器及设计方法。该数字成形滤波器包括：数据重定义逻辑单元，用于进行位宽变换；数据移位寄存器单元，用于对数据重定义逻辑单元的输出数据进行存储；第一加法器单元，用于根据折叠电路结构进行加法运算；冲击响应系数寄存器堆单元，用于写入冲击响应系数；重构完成标志寄存器单元，用于发出重构完成信号；乘法器单元，用于进行乘法运算并接收重构完成标志寄存器单元的输出信号；第二加法器单元，用于对乘法器单元的输出数据进行加法运算；阶数重构寄存器单元，用于写入数字成形滤波器的阶数；时序控制逻辑单元，用于选择结果数据；选择输出逻辑单元，用于输出结果数据。
- 一种低复杂度的稀疏FIR陷波滤波器的设计方法-201811508545.8
- 徐微;赵耀;李安宇 - 天津工业大学
- 2018-12-11 - 2022-10-25 - H03H17/06
- 本发明公布了一种实现小纹波，低抽头数和低复杂度的线性相位FIR陷波滤波器的设计方法。该方法在SPT编码方法的基础上，基于共同子式消除技术最大化共享MCM模块中的共同子式，根据子式的灵敏度大小重新合成滤波器系数集，将加法器的数量进一步降低。仿真结果表明，本发明设计的稀疏FIR陷波滤波器的在相同设计指标的要求下，本发明实现的线性相位FIR陷波滤波器的加法器数目比国内外已有的同类滤波器的加法器数目少51％以上。
- 专利分类
