[发明专利]用于基数为4的SRT算法的大整数位宽除法电路及方法在审
| 申请号： | 202110599193.7 | 申请日： | 2021-05-31 |
| 公开（公告）号： | CN113467750A | 公开（公告）日： | 2021-10-01 |
| 发明（设计）人： | 戴蒙;王玮;胡水海 | 申请（专利权）人： | 深圳致星科技有限公司 |
| 主分类号： | G06F7/537 | 分类号： | G06F7/537 |
| 代理公司： | 广州三环专利商标代理有限公司 44202 | 代理人： | 熊永强 |
| 地址： | 518000 广东省深圳市南山区粤海街道大冲社*** | 国省代码： | 广东;44 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本申请涉及数据安全和隐私保护技术领域，具体涉及一种用于基数为4的SRT算法的大整数位宽除法电路及方法。该除法电路包括：迭代计算模块，用于进行一次或者多次迭代计算直至迭代计算模块的迭代计算次数达到预设迭代总次数；和商和余数生成器，用于生成在被除数和除数之间进行除法运算而得到的商和余数。针对所述一次或者多次迭代计算中的每一次迭代计算，迭代计算模块用于：根据转换参数来选择商值并根据所选择的商值来更新商的中间结果，和根据转换参数来选择中间参数并根据所选择的中间参数来更新转换参数以用于与该迭代计算相应的下一次迭代计算。如此，通过复用转换参数，有利于简化电路结构，减少耗时和提升计算性能。 | ||
| 搜索关键词： | 用于 基数 srt 算法 整数 除法 电路 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳致星科技有限公司，未经深圳致星科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110599193.7/，转载请声明来源钻瓜专利网。
- 上一篇：短路检测电路
- 下一篇：面向蜂窝网络的改进式强化学习网络覆盖优化方法
- 同类专利
- 一种快速除法器及其运行方法-202111405366.3
- 黄为龙;唐鹏;张宁;曹力研 - 深圳市海浦蒙特科技有限公司
- 2021-11-24 - 2022-02-25 - G06F7/537
- 本申请公开了一种快速除法器及其运行方法，该快速除法器包括：获取模块，用于获取被除数数据和除数数据，并根据被除数数据和除数数据初始化临时结果值和迭代次数的序数；初始处理模块，用于确定被除数数据的第一有效位数和除数数据的第二有效位数；移位数确定模块，用于根据除法器最高位数、第一有效位数和第二有效位数确定最大左移位数；移位模块，用于根据最大左移位数将当前临时结果值进行左移，并将迭代次数的当前序数确定为最大左移位数；计算模块，用于根据当前临时结果值和迭代次数的当前序数利用对应除法器最高位数的不恢复余数算法进行计算。在计算结果依旧准确的情况下，计算周期明显缩短，耗时大幅减少，除法计算的效率有效提高。
- 用于基数为4的SRT算法的大整数位宽除法电路及方法-202110599193.7
- 戴蒙;王玮;胡水海 - 深圳致星科技有限公司
- 2021-05-31 - 2021-10-01 - G06F7/537
- 本申请涉及数据安全和隐私保护技术领域，具体涉及一种用于基数为4的SRT算法的大整数位宽除法电路及方法。该除法电路包括：迭代计算模块，用于进行一次或者多次迭代计算直至迭代计算模块的迭代计算次数达到预设迭代总次数；和商和余数生成器，用于生成在被除数和除数之间进行除法运算而得到的商和余数。针对所述一次或者多次迭代计算中的每一次迭代计算，迭代计算模块用于：根据转换参数来选择商值并根据所选择的商值来更新商的中间结果，和根据转换参数来选择中间参数并根据所选择的中间参数来更新转换参数以用于与该迭代计算相应的下一次迭代计算。如此，通过复用转换参数，有利于简化电路结构，减少耗时和提升计算性能。
- 分段式除法器、分段式除法运算方法、以及电子设备-201711123443.X
- 高杨 - 京东方科技集团股份有限公司
- 2017-11-14 - 2020-06-19 - G06F7/537
- 本公开提供一种分段式除法器、分段式除法运算方法、电子设备，涉及数字信号处理技术领域。该除法器包括：第一移位寄存模块，逐位接收被除数数据；第二移位寄存模块，接收并存储除数数据；计算模块，根据级联顺序对第一寄存器和第二寄存器中的数据进行比较以进行预设操作并产生运算结果；第三移位寄存模块，逐位接收并寄存运算结果；移位控制模块，在每次产生运算结果之后控制第一移位寄存模块和第三移位寄存模块移位；计数模块，在每次移位之后对移位次数进行累加，并根据累加结果发送输出信号以结束运算或发送计算信号以继续运算；输出模块，在接收到输出信号时输出目标结果。本公开可实现大位宽操作数的除法运算，还能明显提升最高工作频率。
- GPDSP中定点和浮点混合除法的实现方法-201410227927.9
- 彭元喜;邓子椰;雷元武;陈书明;郭阳;万江华 - 中国人民解放军国防科学技术大学
- 2014-05-27 - 2018-04-13 - G06F7/537
- 本发明公开一种GPDSP中定点和浮点混合除法的实现方法，步骤为1)输入除数和被除数，若为定点整数，转入执行步骤2)；若为浮点数据，转入执行步骤3)；2)除数和被除数根据前导0个数进行移位并计算出执行除法迭代的迭代次数，根据定点数据类型以及迭代次数执行一级或多级SRT算法的迭代；将商结果进行移位后得到最终的商结果，并根据最终商结果得到最终的余数；3)计算出除数和被除数的尾数，采用SRT算法执行尾数的除法迭代计算并将迭代计算通过一级或截断为多级执行；根据浮点数据类型以及迭代计算所执行的级数将商结果的尾数进行规格化。本发明具有除法功能全面且实现方法简单、执行周期短、延时小、除法执行效率高的优点。
- 应用在密码技术中的大整数乘法运算方法及装置-201410150320.5
- 郑昉昱;荆继武;潘无穷;林璟锵;赵原 - 中国科学院数据与通信保护研究教育中心
- 2014-04-15 - 2017-04-05 - G06F7/537
- 本发明公开了一种应用在密码技术中的大整数乘法运算方法及装置，在密码技术中进行大整数乘法运算时，将被乘数和乘数拆分为若干字，利用高低位分离的带进位乘加指令，根据一定次序累加被乘数的一个字和乘数的一个字相乘的高位或低位乘积到结果的对应位置中，指令产生的进位将用于计算高一字结果的下一指令输入中；算法重复此类计算，直到被乘数的每一个字和乘数的每一个字的高低位结果均被累加到结果中。本发明实现的大整数乘法运算，可以减少大整数乘法计算的复杂度，提升计算速度。
- 多浮点操作数除运算控制器-201310681578.3
- 蔡启仲;潘绍明;郑力;李克俭;王鸣桃 - 广西科技大学
- 2013-12-13 - 2017-01-11 - G06F7/537
- 一种多浮点操作数除运算控制器，包括命令字及其操作数写时序控制模块、操作数存储器、浮点操作数读时序控制模块、操作数配置运算控制模块；该控制器应用FPGA设计硬连接控制电路，内部产生写时序脉冲将指令的命令字和浮点操作数按顺序连续写入存储，在内部产生的读时序脉冲作用下，按顺序读出浮点操作数执行除法运算；写入最后一个浮点操作数之后，执行除法运算命令过程不受系统控制，系统能够转去处理其他指令程序；在执行除法运算的过程中，能够读出中间运算和最终运算结果；每条指令可有127个浮点操作数，一条指令相当于多条微处理器除法运算指令，减少了系统的取指和译码、浮点操作数和运算结果写回的传输操作过程，提高了处理速度。
- 基于Goldschmidt算法的浮点除法器-201510717166.X
- 雷元武;彭元喜;何婷婷;万江华;鲁建壮;李振涛;刘必慰;孙海燕;陈胜刚;陈跃跃;孙永节;刘胜;陈海燕;陈小文;李勇 - 中国人民解放军国防科学技术大学
- 2015-10-29 - 2016-03-09 - G06F7/537
- 本发明公开了一种基于Goldschmidt算法的浮点除法器，其包括：迭代初值产生器，用来生成除数尾数倒数的近似值，近似值精确到14位；Goldschmidt算法迭代模块，包括两个乘法器、一个加法器和一个迭代控制状态机；所述迭代控制状态机用来控制Goldschmidt算法迭代过程，通过调度3条连续的除法指令，填充乘法器流水站；规格化处理模块，用来进行浮点数例外判断、符号位、指数和尾数规格，规格化双精度浮点除法或者单精度浮点除法不同运算精度的商结果。本发明具有指令执行周期少、延迟小、结构简单、可行性好等优点。
- 双指令多浮点操作数除运算控制器-201320822569.7
- 蔡启仲;李克俭;李刚;薛圣利;王鸣桃 - 广西科技大学
- 2013-12-13 - 2014-07-30 - G06F7/537
- 一种双指令多浮点操作数除运算控制器，包括双端口只读只写存储器、命令及其多操作数写时序控制模块、浮点操作数读时序控制模块、存储器数据空标志控制器和配置运算与输出控制模块；该控制器应用FPGA设计硬连接控制电路，能够存储两条指令，且双指令能够并行处理，一条指令执行，另一指令待执行；或一条指令执行，另一指令写入；或一条指令操作数正在写入，同时被读出处理；控制器内部产生的写时序脉冲控制连续写入多个操作数；与系统Clock同步的读时序脉冲自主控制多个操作浮点数的除法运算，不占用系统总线，执行一条指令相当于微处理器执行多条除法指令，减少了系统对指令的取指、译码、浮点操作数传输和运算结果写回的操作次数。
- 多浮点操作数除运算控制器-201320835063.X
- 蔡启仲;潘绍明;郑力;李克俭;王鸣桃 - 广西科技大学
- 2013-12-13 - 2014-07-02 - G06F7/537
- 一种多浮点操作数除运算控制器，包括命令字及其操作数写时序控制模块、操作数存储器、浮点操作数读时序控制模块、操作数配置运算控制模块；该控制器应用FPGA设计硬连接控制电路，内部产生写时序脉冲将指令的命令字和浮点操作数按顺序连续写入存储，在内部产生的读时序脉冲作用下，按顺序读出浮点操作数执行除法运算；写入最后一个浮点操作数之后，执行除法运算命令过程不受系统控制，系统能够转去处理其他指令程序；在执行除法运算的过程中，能够读出中间运算和最终运算结果；每条指令可有127个浮点操作数，一条指令相当于多条微处理器除法运算指令，减少了系统的取指和译码、浮点操作数和运算结果写回的传输操作过程，提高了处理速度。
- 双指令多浮点操作数除运算控制器-201310681279.X
- 蔡启仲;李克俭;李刚;薛圣利;王鸣桃 - 广西科技大学
- 2013-12-13 - 2014-03-12 - G06F7/537
- 种双指令多浮点操作数除运算控制器，包括双端口只读只写存储器、命令及其多操作数写时序控制模块、浮点操作数读时序控制模块、存储器数据空标志控制器和配置运算与输出控制模块；该控制器应用FPGA设计硬连接控制电路，能够存储两条指令，且双指令能够并行处理，一条指令执行，另一指令待执行；或一条指令执行，另一指令写入；或一条指令操作数正在写入，同时被读出处理；控制器内部产生的写时序脉冲控制连续写入多个操作数；与系统Clock同步的读时序脉冲自主控制多个操作浮点数的除法运算，不占用系统总线，执行一条指令相当于微处理器执行多条除法指令，减少了系统对指令的取指、译码、浮点操作数传输和运算结果写回的操作次数。
- 专利分类
