[发明专利]乘法累加乘积指令在审
申请号: | 201711367078.7 | 申请日: | 2017-12-18 |
公开(公告)号: | CN108733345A | 公开(公告)日: | 2018-11-02 |
发明(设计)人: | 内尔·伯吉斯;大卫·雷蒙德·鲁茨;贾维尔·迪亚兹·布鲁格拉 | 申请(专利权)人: | ARM有限公司;安谋科技(中国)有限公司 |
主分类号: | G06F7/496 | 分类号: | G06F7/496 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 林强 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本公开涉及乘法累加乘积指令。本文提供了一种设备,该设备具有包括L×M乘法器阵列的处理电路。与处理电路相关联的指令解码器支持用于生成至少一个结果元素的乘法累加乘积(MAP)指令,该至少一个结果元素对应于J位操作数的E位部分和K位操作数的F位部分的相应E×F乘积的和,其中1 | ||
搜索关键词: | 操作数 乘法 累加 乘法器阵列 指令解码器 乘积指令 处理电路 结果元素 控制处理电路 指令 重新排列 加法器 加总 子集 关联 响应 | ||
【主权项】:
1.一种设备,包括:处理电路,所述处理电路用于执行数据处理,所述处理电路包括L×M乘法器阵列,其中L和M是整数;以及指令解码器,所述指令解码器响应于指定L位操作数和M位操作数的乘法指令来控制所述乘法器阵列使用用于累加所述L位操作数和所述M位操作数的部分乘积的多个加法器来将所述L位操作数和所述M位操作数相乘;其中响应于指定第一J位操作数和第二K位操作数的乘法累加乘积(MAP)指令,其中J≤L并且K≤M,所述指令解码器被配置用于控制所述处理电路来生成包括至少一个结果元素的结果值,每个结果元素对应于所述第一J位操作数的E位部分和所述第二K位操作数的F位部分的相应E×F乘积的和,其中1
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司;安谋科技(中国)有限公司,未经ARM有限公司;安谋科技(中国)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711367078.7/,转载请声明来源钻瓜专利网。
- 上一篇:数据读写方法、装置以及环形队列
- 下一篇:递减累加开度方法
- 同类专利
- 乘法累加乘积指令-201711367078.7
- 内尔·伯吉斯;大卫·雷蒙德·鲁茨;贾维尔·迪亚兹·布鲁格拉 - ARM有限公司;安谋科技(中国)有限公司
- 2017-12-18 - 2018-11-02 - G06F7/496
- 本公开涉及乘法累加乘积指令。本文提供了一种设备,该设备具有包括L×M乘法器阵列的处理电路。与处理电路相关联的指令解码器支持用于生成至少一个结果元素的乘法累加乘积(MAP)指令,该至少一个结果元素对应于J位操作数的E位部分和K位操作数的F位部分的相应E×F乘积的和,其中1
- 专利分类