[发明专利]数据采样电路在审
| 申请号： | 201910741170.8 | 申请日： | 2019-08-12 |
| 公开（公告）号： | CN112397131A | 公开（公告）日： | 2021-02-23 |
| 发明（设计）人： | 胡剑飞 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G11C27/02 | 分类号： | G11C27/02;G06F1/24;H03M1/12 |
| 代理公司： | 北京律智知识产权代理有限公司 11438 | 代理人： | 王辉;阚梓瑄 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及存储技术领域，提出一种数据采样电路，该电路包括：第一采样模块，用于响应于所述数据信号端以及所述参考信号端的信号并作用于所述第一节点以及所述第二节点；第二采样模块，用于响应于所述第一节点以及所述第二节点的信号并作用于第三节点以及第四节点；锁存模块，用于根据第三节点、第四节点信号向第一输出端输入高电平、向第二输出端输入低电平，或者向第一输出端输入低电平、向第二输出端输入高电平；失调补偿模块，并联于第二采样模块，用于补偿第二采样模块的失调电压。本数据采样电路通过增加第二采样模块，将失调补偿模块并联于第二采样模块，从而降低了回馈噪声。 | ||
| 搜索关键词： | 数据 采样 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910741170.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有偏移消除的差分转换器-202180071714.X
- M·M·萨拉杰 - 德州仪器公司
- 2021-10-21 - 2023-08-04 - G11C27/02
- 在所描述的实例中，一种采样及保持电路(200)经配置以通过开关(204)周期性地将运算放大器(220)的一个输入(221)连接到参考电压(CML)，而所述运算放大器的第二输入(222)连接到所述运算放大器的输出(224)。通过将经采样的偏移存储在耦合到所述运算放大器的所述第二输入的采样电容器(213)上来执行偏移消除。
- 差分混合信号逻辑处理器及其形成方法-202180016384.4
- 金世荣;姜旻求;金圭贤;禹成勋 - 国际商业机器公司
- 2021-03-01 - 2023-07-14 - G11C27/02
- 提供了一种差分混合信号逻辑处理器。差分混合信号逻辑处理器包括用于将模拟值A和N位数字值B相乘的多个混合信号乘法器分支。多个混合信号乘法器分支中的每一个包括跨第二电容器和第三电容器连接的第一电容器，以跨第二电容器和第三电容器提供差分输出。第一电容器的电容等于第二电容器和第三电容器的电容的一半。
- 基于电流的跟踪保持电路-202180033126.7
- S·A·K·努拉尼;J·P·马修;普拉桑斯·K;V·A·彭塔科塔;S·杜桑德 - 德州仪器公司
- 2021-04-15 - 2022-12-16 - G11C27/02
- 一种采样及保持电路(210)，其包含第一输入电阻器(RP)、第一晶体管(MINP)、第一电容器(C1)、第二电阻器(R1)及第一电流源装置(L1)。所述第一晶体管(MINP)的第一电流端子耦合到所述第一输入电阻器(RP)。所述第一电容器(C1)的第一端子在第一输出节点处耦合到所述第一晶体管(MINP)的所述第二电流端子。所述第一电阻器(R1)的第一端子在所述第一输出节点处耦合到所述第一晶体管(MINP)的所述第二端子。所述第一电流源装置(L1)耦合所述第一输入电阻器(RP)并耦合到所述第一晶体管(MINP)的所述第一电流端子。
- 采样保持电路中电荷注入噪声的降低-201680061898.0
- 诺姆·埃谢尔;戈兰·蔡特尼;滋维卡·卢普 - 索尼半导体解决方案公司
- 2016-10-14 - 2022-05-17 - G11C27/02
- 一种采样保持电路包括：第一晶体管；第二晶体管，其设置在第一晶体管的栅电极和漏电极之间；采样电容器，该采样电容器的电极连接至第一晶体管的栅电极；以及第一电流源，其连接至第一晶体管的漏电极，其中，第二晶体管的栅电极接收栅控信号。栅控信号的最小电压为V
- 采样和保持电路以及显示设备-201680071829.8
- 地桥优;菊地健;杉山高明 - 索尼公司
- 2016-10-31 - 2022-04-29 - G11C27/02
- 根据本公开的采样保持电路设置有：差分对，包括第一MOS晶体管和第二MOS晶体管，第一MOS晶体管和第二MOS晶体管各自具有连接至指定节点的源极端子，并且第一MOS晶体管的栅极端子接收输入信号；电容器，连接至第二MOS晶体管的栅极端子，并且采样保持输入信号；开关晶体管，具有连接至电容器的源极端子和第二MOS晶体管的栅极端子，并且当施加指定接通电压时使电容器采样保持输入信号；以及接通电压控制晶体管，当采样保持输入信号时将开关晶体管的栅极端子连接至指定节点。
- 一种四通道高速数据采集装置-202121581687.4
- 高前英;江栾凤 - 合肥阿拉贝塔电子科技有限公司
- 2021-07-09 - 2021-12-07 - G11C27/02
- 本实用新型公开了一种四通道高速数据采集装置，涉及数据采集技术领域。包括FPGA芯片、电源模块、时钟分配网络和两个双通道模数转换器；双通道模数转换器的两输入端与外部信号源连接；两双通道模数转换器将接收的数据进行转换后传输至FPGA芯片；FPGA芯片分别与4片DDR3内存芯片连接；FPGA芯片通过千兆网口与上位机连接；FPGA芯片还通过触发控制模块接收外部触发信号；时钟分配网络接收外部时钟信号后向双通道模数转换器和FPGA芯片传输时钟信号；电源模块分别为FPGA芯片、DDR3内存芯片和双通道模数转换器进行供电。本实用新型通过FPGA芯片、DDR3内存芯片和双通道模数转换器配合实现四通道数据采集，并通过FPGA芯片接收的信号选择采集通道以及采样率。
- 减少电荷注入误差的电路-202080016691.8
- G.K.K.阿瓦卢尔;R.托塔蒂尔;R.K.阿杜苏马利 - AMS国际有限公司
- 2020-02-25 - 2021-10-08 - G11C27/02
- 公开了一种用于传感器设备的前端电路的单端开关电容电路的开关电路。开关电路包括第一晶体管和具有与第一晶体管相同沟道类型的第二晶体管。第一节点连接到第一晶体管的源极和第二晶体管的漏极，第二节点连接到第一晶体管的漏极和第二晶体管的源极。还公开了一种包括开关电路和采样电容器的采样电路，其中开关电路可配置为将采样电容器电耦合到积分器电路或基准电压。还公开了一种集成电路设备和包括开关电路的光传感器或光‑频转换器。
- 数据采样电路、数据采样装置-202010037846.8
- 胡剑飞 - 长鑫存储技术（上海）有限公司
- 2020-01-14 - 2021-07-16 - G11C27/02
- 本公开涉及存储技术领域，提出一种数据采样电路、数据采样装置，该采样电路包括：第一采样模块，用于响应于数据信号端以及参考信号端的信号并作用于第一节点以及第二节点；第二采样模块，用于响应于第一节点以及第二节点的信号并作用于第三节点以及第四节点；锁存模块，用于根据第三节点、第四节点的信号，向第一输出端输入高电平信号、向第二输出端输入低电平信号，或者向第一输出端输入低电平信号、向第二输出端输入高电平信号；判决反馈均衡模块，并联于第二采样模块，用于减小码间干扰。本公开提供的数据采样电路能够减小码间干扰，且功耗较低。
- 用于低功率的相关双采样放大器-201980053103.5
- M·C·W·科林;M·米克 - 美国亚德诺半导体公司
- 2019-08-02 - 2021-03-26 - G11C27/02
- 信号采集或调节放大器可以配置和控制为使用差分输入信号的相关双倍采样(CDS)和电容性或其他反馈网络中的存储电容器，低功率运算跨导放大器(OTA)能够在CDS采样之间断电，并且可以以提供良好性能特征的方式运行，同时仍提供低功率或高效功率。放大器和其他信号处理电路可以在需要较少信号测量吞吐量的情况下按比例缩小功率，在需要更多信号测量吞吐量的情况下按比例放大功率。这种灵活性可以帮助使本方法对于广泛的信号采集和测量应用有用。通过缓冲放大器进行预充电可以提供改进的信号采集电路有效输入阻抗。
- 数据采样电路-201910741170.8
- 胡剑飞 - 长鑫存储技术有限公司
- 2019-08-12 - 2021-02-23 - G11C27/02
- 本公开涉及存储技术领域，提出一种数据采样电路，该电路包括：第一采样模块，用于响应于所述数据信号端以及所述参考信号端的信号并作用于所述第一节点以及所述第二节点；第二采样模块，用于响应于所述第一节点以及所述第二节点的信号并作用于第三节点以及第四节点；锁存模块，用于根据第三节点、第四节点信号向第一输出端输入高电平、向第二输出端输入低电平，或者向第一输出端输入低电平、向第二输出端输入高电平；失调补偿模块，并联于第二采样模块，用于补偿第二采样模块的失调电压。本数据采样电路通过增加第二采样模块，将失调补偿模块并联于第二采样模块，从而降低了回馈噪声。
- 用于长时间常数电路级的读取电路和相应的读取方法-201611201116.7
- A·康特;E·卡斯塔尔多;R·A·比安基;F·拉罗萨 - 意法半导体（克洛尔2）公司;意法半导体(鲁塞)公司;意法半导体股份有限公司
- 2016-12-22 - 2021-01-01 - G11C27/02
- 本申请涉及用于长时间常数电路级的读取电路和相应的读取方法。一种用于电荷保持电路级的读取电路，配备有：连接在第一偏置端子和浮置节点之间的存储电容器；以及连接在浮置节点和参考端子之间的放电元件，用于通过经由相应电介质的泄漏对存储在存储电容器中的电荷进行放电。读取电路还具有：运算放大器，其具有连接到浮置节点并接收读取电压的第一输入端子、接收参考电压的第二输入端子和在其上提供输出电压的输出端子，输出电压的值取决于读取电压和参考电压之间的比较并且指示存储电容器中的剩余电荷。在对用于提供输出电压的参考电压与读取电压之间进行比较之前，移位级移位浮置节点的读取电压的值。
- 数据采样电路、数据采样装置-202020081575.1
- 胡剑飞 - 长鑫存储技术（上海）有限公司
- 2020-01-14 - 2020-10-27 - G11C27/02
- 本公开涉及存储技术领域，提出一种数据采样电路、数据采样装置，该采样电路包括：第一采样模块，用于响应于数据信号端以及参考信号端的信号并作用于第一节点以及第二节点；第二采样模块，用于响应于第一节点以及第二节点的信号并作用于第三节点以及第四节点；锁存模块，用于根据第三节点、第四节点的信号，向第一输出端输入高电平信号、向第二输出端输入低电平信号，或者向第一输出端输入低电平信号、向第二输出端输入高电平信号；判决反馈均衡模块，并联于第二采样模块，用于减小码间干扰。本公开提供的数据采样电路能够减小码间干扰，且功耗较低。
- 数据采样电路-201921300550.X
- 胡剑飞 - 长鑫存储技术有限公司
- 2019-08-12 - 2020-03-17 - G11C27/02
- 本公开涉及存储技术领域，提出一种数据采样电路，该电路包括：第一采样模块，用于响应于所述数据信号端以及所述参考信号端的信号并作用于所述第一节点以及所述第二节点；第二采样模块，用于响应于所述第一节点以及所述第二节点的信号并作用于第三节点以及第四节点；锁存模块，用于根据第三节点、第四节点信号向第一输出端输入高电平、向第二输出端输入低电平，或者向第一输出端输入低电平、向第二输出端输入高电平；失调补偿模块，并联于第二采样模块，用于补偿第二采样模块的失调电压。本数据采样电路通过增加第二采样模块，将失调补偿模块并联于第二采样模块，从而降低了回馈噪声。
- 取样具有多个通道的输入级-201480049597.7
- 丹尼尔·R·米查姆;安德烈娅·帕尼加达;戴维·施 - 密克罗奇普技术公司
- 2014-09-09 - 2019-09-03 - G11C27/02
- 本发明揭示一种具有m个差分输入通道的模拟输入级，其中m>1。所述模拟输入级经配置以选择所述m个差分输入通道中的一者且提供输出信号。所述模拟输入级具有n个相同选择单元，每一选择单元具有m个差分通道输入及一个差分输出，其中n为至少2111"1。每一选择单元可操作以通过相应差分多路复用器单元耦合到所述差分输入通道中的任一者，其中所述多路复用器单元经驱动以选择所述差分输入通道中的一者且通过蝶形开关单元耦合所述所选择的差分通道输入与所述选择单元的所述差分输出。组合所述n个选择单元的差分输出信号，借此通过抵消而移除来自除所选择的通道以外的通道的不良串扰。
- SC放大器电路-201580007490.0
- 诺伯特·雷赫斯;吕迪格·阿诺德 - 艾尔默斯半导体股份公司
- 2015-11-23 - 2019-07-30 - G11C27/02
- 本发明涉及用于把位于输入端上的测量信号源的输入电压放大一个放大系数并用于在一个开关周期期间把放大的输入电压在输出端上来输出的一种SC放大器电路(10)，其中该开关周期包含有用于给输入电容(CS)充电的至少一个充电间隔和用于给该输入电容(CS)放电的至少一个放电间隔。该SC放大器电路设置有用于要放大的、由该测量信号源所提供的输入电压的一个电路输入端子(12)和一个放大器(22)，该放大器具有一个放大器输入端子(20)和一个放大器输出端子。该输入电容(CS)与该放大器输入端子(20)相连接，并在该放电间隔中可以与该电路输入端子(12)相连接以及在该放电间隔中可以与该电路输入端子(12)相脱耦。另外该SC放大器电路(10)具有一个反馈网络(26)，其中该反馈网络连接在该放大器输出端子(24)与该放大器输入端子(20)之间，以及一个再充电源(28)，其用于提供充电电流以给该输入电容(CS)充电，其中该再充电源(28)在该充电间隔中给该输入电容(CS)充电，并在该放电间隔中对于该输入电容(CS)的充电是无效的。
- 用于模数转换的模拟信号感测方法和模数转换传感器装置-201380014009.1
- A·巴纳基;R·S·马达拉;W·吴;K·H·袁;C·潘 - 高通股份有限公司
- 2013-03-13 - 2017-09-05 - G11C27/02
- 包括概率性开关器件(诸如自旋转移矩磁性隧道结(STT‑MTJ))的传感器电路系统被配置成执行超低功率模数转换和压缩感测。模数转换和压缩感测过程被同时执行且由于其概率性开关特性而以对于器件而言原生的方式执行。
- 存储器装置和用于执行选定存储器单元的感测操作的方法-201410036255.3
- 维沙尔·萨林;辉俊胜;弗朗姬·F·鲁帕尔瓦尔 - 美光科技公司
- 2008-07-14 - 2017-04-12 - G11C27/02
- 本发明涉及一种固态存储器装置中的存储器单元的模拟感测.本发明揭示一种存储器装置，其包含耦合到位线的取样与保持电路。所述取样与保持电路存储选定存储器单元的目标阈值电压。编程所述存储器单元且接着以经斜升读取电压检验所述存储器单元。将接通所述存储器单元的所述读取电压存储在所述取样与保持电路中。通过比较器电路将所述目标阈值电压与所述读取电压进行比较。当所述读取电压至少大致等于(即，大致等于且/或开始超过)所述目标阈值电压时，所述比较器电路产生禁止信号。
- 利用时间交错的光学定时的采样装置-201380022685.3
- 奥利弗·兰多尔特 - 罗德施瓦兹两合股份有限公司
- 2013-04-23 - 2017-03-01 - G11C27/02
- 一种包括第一输入端口(4)和第二输入端口(5)的采样装置(2)，其中，输入信号被输入至所述第一输入端口(4)，并且其中，光学时钟信号被输入至所述第二输入端口(5)。所述采样装置(2)包括多个跟踪与保持单元(71，72，7N)，其中，所述多个跟踪与保持单元(71，72，7N)中的每一个与所述第一输入端口(4)连接。所述多个跟踪与保持单元(71，72，7N)通过光波导(11)还与所述第二输入端口(5)连接，以此方式使得所述多个跟踪与保持单元(71，72，7N)以时间交错的模式运行。
- 用于同步对正弦曲线输入的采样的方法-201310170906.3
- A.克兰达尔 - 哈米尔顿森德斯特兰德公司
- 2013-05-10 - 2013-11-13 - G11C27/02
- 本发明涉及用于同步对正弦曲线输入的采样的方法。用于同步输入采样到正弦曲线信号的期望相位角的方法包括基于相位误差值确定用于将下一样本点收敛到下一期望相位角的延迟时长。
- 采样数据电路的偏移消除-201210217068.6
- 李海升 - 剑桥模拟技术有限公司
- 2007-03-15 - 2013-04-24 - G11C27/02
- 一种具有有效的偏移消除的基于比较器的电路包括第一放大器和第二放大器以及操作地连接到第一放大器和第二放大器的偏移电容。偏移电压源产生偏移电压。第一开关在第一时间段内将偏移电压源连接到地电位。第一放大器响应于第一开关在第一时间段内将偏移电压源连接到地电位而产生输出电压。第二开关在第二时间段内将偏移电容连接到地电位。第一开关在第三时间段内将偏移电压从地电位断开，并且第二开关在第三时间段内将偏移电容从地电位断开。
- 对开关输入信号跳变时序进行记录的方法-201210116066.8
- 樊红斌 - 北京新航智科技有限公司
- 2012-04-19 - 2012-09-12 - G11C27/02
- 本发明公开了一种对开关输入信号跳变时序进行记录的方法，具体步骤如下：（1）采样开关输入信号值；（2）将采样值与SOE状态值进行比较运算，判断是否发生跳变；（3）判断是否为稳定跳变；（4）查找出该稳定跳变的首次跳变记录并记录；（5）计算稳定时间，并比较稳定时间与滤波周期的大小；（6）查找首次跳变；（7）查找到首次跳变记录后记录跳变时刻；（8）处理所有跳变状态，退出程序。本发明通过设计一种对开关输入信号跳变时序进行记录的方法采用高分辨率的采样周期，解决了开关输入信号跳变时间短、硬件滤波成本高，可靠性差、不易测试的问题，特别是可对多路开关输入信号同时进行采样记录时，有效提高了检测速度。
- 用于模数转换器的输入配置-201080042959.1
- O.莫尔兹沃尔;B.赫恩斯 - 北极硅设备公司
- 2010-08-23 - 2012-08-15 - G11C27/02
- 一种电路，包括输入、两个或更多采样电容器、用于将每一采样电容器连接至所述输入的装置、用于在重置相态中将所述采样电容器放电至给定电压的装置、用于采用所述采样电容器两端的电压在保持相态中做进一步处理的装置，以反相操作所述两个采样电容器，从而在一个信道处于保持相态的时间周期内执行另一个信道的重置相态和采样相态。
- 用于波形数字化的快速读出方法和开关电容器阵列电路-200880109947.9
- S·里特;R·蒂纳波里 - 保罗·谢勒学院
- 2008-09-02 - 2011-01-19 - G11C27/02
- 本发明说明一种用于减小开关电容器阵列(SCA)电路的读出时间的技术。一种可能的实施方案是能够以10MSPS到5GSPS的采样速度来采样12个差分输入通道的SCA芯片。模拟波形可以被存储在每个通道的1024个采样单元中，并且可以在经由以33MHz被时钟控制的移位寄存器采样之后被读出以用于外部数字化。用于采样单元的写入信号由在芯片上生成的逆变器链(多米诺原理)生成。多米诺波连续运行直到通过触发器被停止。读取移位寄存器将采样单元的内容时钟控制给多路复用输出端或者单个输出端，其中可以利用外部ADC将其数字化。可以仅读出波形的一部分以减小数字化时间。高通道密度、450MHz的高模拟带宽以及(在偏移校准之后)0.35mV的低噪声使该芯片理想地适合用于低功率、高速度、高精度波形数字化。以辐射硬设计通过先进的CMOS工艺来制造，该芯片可用于64引线薄型四边扁平封装(LQFP)和64管脚四边扁平无引线封装(QFN)中。
- 用于CMOS成像像素检测器的紧凑且精确的模拟存储器-200880117824.X
- 维塔利·苏什科夫 - NXP股份有限公司
- 2008-11-26 - 2010-10-27 - G11C27/02
- 本发明涉及一种模拟存储器电路，即，采样和保持电路，其中，使用晶体管电路使开关晶体管的源极和栅极在采样过程之前和之后保持在相同的电位。模拟存储器电路包括存储电容器(102)，存储电容器(102)的第一端连接至第一端口(104)，第一端口连接基准电位(106)。第一晶体管(108)(开关晶体管)的漏极连接至存储电容器(102)的第二端。第一晶体管(108)的源极连接至第二端口(110)，第二端口(110)连接至用于提供输入信号以存储在存储电容器(102)中的电路(112)，第一晶体管(108)的栅极连接至第三端口(114)，第三端口(114)连接至第一电流宿(116)。第二晶体管(118)的源极连接至第一晶体管(108)的源极，第二晶体管(118)的漏极连接至第一晶体管(108)的栅极。第一晶体管(108)的源极连接至第三晶体管(120)的源极。第三晶体管(120)的栅极和漏极一起连接至第二晶体管(118)的栅极和第四端口(122)，第四端口(122)连接至第二电流宿(124)。根据本发明，馈通误差是恒定的，与输入信号电平无关。
- 时间交织的跟踪和保持-200880106380.X
- 西蒙·M·路易斯蒙;马尔腾·韦尔特雷格特 - NXP股份有限公司
- 2008-09-09 - 2010-08-11 - G11C27/02
- 本申请涉及一种装置，该装置包括具有至少三个端子的第一晶体管元件以及至少一个开关单元。本申请还涉及一种方法、其上存储有计算机程序的计算机可读介质、以及包括该装置的跟踪和保持电路。该装置包括具有至少三个端子的第一晶体管元件，其中，为第一端子提供第一电压以及为第二端子提供第二电压。该装置包括第一开关单元，其中，第三端子经由所述第一开关单元连接至地电位。晶体管元件包括预定的阈值电压。第一电压和第二电压是预定的交流电压。晶体管元件配置用于使得在第一预定交流电压与第二预定交流电压之间的差分电压高于预定的阈值电压并且第一开关单元不导通时，利用所述第一预定交流电压来对所述第三端子充电。
- 信号采样电路-200880106576.9
- 西蒙·M·路易斯蒙;马尔腾·韦尔特雷格特 - NXP股份有限公司
- 2008-09-12 - 2010-08-11 - G11C27/02
- 本发明公开了一种用于对信号进行采样的采样电路。所述采样电路包括：多个采样通道，适于以时间复用的方式对信号进行采样，每个采样通道包括经由相应输出开关连接至相应模数转换器的相应跟踪保持电路。每个通道的输出开关在跟踪时间段内打开，在所述跟踪时间段内跟踪保持电路处于对信号进行采样的跟踪模式；并且在保持时间段内闭合，在所述保持时间段内跟踪保持电路处于输出采样信号的保持模式。所述保持时间段包括至少与跟踪时间段一样长的建立时间段。跟踪保持电路使用所述建立时间段来将模数转换器的输入电容充电至根据采样信号的电压。
- 基于阈值取消功能的钟控浮栅MOS管的采样保持电路-200910155844.2
- 杭国强;李锦煊 - 浙江大学
- 2009-12-29 - 2010-07-07 - G11C27/02
- 本发明公开了一种基于阈值取消功能的钟控浮栅MOS管的采样保持电路。包括基于钟控浮栅MOS管的采样保持电路和阈值取消电路，PMOS管的漏极与单刀双掷开关的第二脚相连，栅极通过第一开关与电源相连，栅极通过第二开关接地，源极和衬底与电源相连；NMOS管的漏极与单刀双掷开关的第二脚相连，栅极与单刀双掷开关的第二脚相连，源极和衬底接地，所述单刀双掷开关的第三脚接地，第一脚接到基于钟控浮栅MOS管的采样保持电路的输入栅极。通过PMOS管和NMOS管提取出NMOS管的阈值电压，并加到钟控浮栅NMOS管的输入栅极，使整个电路达到取消阈值损失的效果，提高采样保持电路的精度。本发明的结构简单，功耗很低。
- 用于采样和保持器件的泄漏补偿-200910173581.8
- 王兆军 - 电力集成公司
- 2009-09-17 - 2010-03-24 - G11C27/02
- 本发明公开了用于采样和保持器件的泄漏补偿。在一个方面，采样和保持电路包括第一和第二开关。第一开关可以被耦合来接收输入信号并利用第一电容器采样输入信号。第一漏电流在第一开关的第一和第二导电端子之间流动并且在第一电容器中累积为第一漏电荷。第二漏电流在第二开关的第一和第二导电端子之间流动并且在第二电容器中累积为第二漏电荷。偏移电路通过从响应于所保持的采样信号以及经由第一开关累积的电荷而产生的信号中减去一个量来产生补偿采样值，其中，该量是响应于第二电容器中累积的漏电荷而产生的。
- 不受开关寄生效应影响的采样器阻断器-200880008089.9
- R·莫里松 - E2V半导体公司
- 2008-03-03 - 2010-02-10 - G11C27/02
- 本发明涉及采样-保持模块，尤其涉及意欲置于模拟-数字转换器上游的采样-保持模块。该采样-保持模块常规上包括晶体管(T1，T2)差分对、跟随器晶体管(T3)和存储电容器Cech。在采样阶段期间通过由第一电流开关(T4，T7)施加发射极电流来导通跟随器晶体管，并可以在保持阶段期间通过向其基极施加截止电压使其截止。根据本发明，该采样-保持模块的运行具有保持阶段(HB)，该保持阶段在采样阶段(HE)的结束时刻同时开始，并在开始新的采样阶段之前终止。这样就在保持阶段结束和新采样阶段开始之间过渡时避免了开关尖峰。
- 采样保持电路及数字模拟转换电路-200910139966.2
- 土弘 - 恩益禧电子股份有限公司
- 2009-07-17 - 2010-01-20 - G11C27/02
- 提供一种高精度输出的采样保持电路及串行DAC，即使进行电荷分配的电容的电容值较小，放大器的输入电容(栅极电容)引起的输出误差也较小。具有：电容元件(C11、C12)，经由开关(110)进行电荷分配；差动电路；放大级(16)，输入该差动电路的输出，输出连接到输出端子(N9)；以及采样电压供给电路(17)，向电容元件(C11、C12)中的至少一方的一端提供采样电压，上述差动电路具有：MOS晶体管(M1)；MOS晶体管(M2)；以及负载电路(15)，连接在MOS晶体管(M1、M2)的漏极和第2电源端子之间。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
