[发明专利]一种JTAG电平转接板、单板及单板调试系统在审
| 申请号： | 201910265779.2 | 申请日： | 2019-04-03 |
| 公开（公告）号： | CN110109006A | 公开（公告）日： | 2019-08-09 |
| 发明（设计）人： | 段园周 | 申请（专利权）人： | 杭州迪普科技股份有限公司 |
| 主分类号： | G01R31/3185 | 分类号： | G01R31/3185;G01R1/04 |
| 代理公司： | 北京博思佳知识产权代理有限公司 11415 | 代理人： | 林祥 |
| 地址： | 310051 浙江省杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本说明书提供了一种JTAG电平转接板、单板及单板调试系统，所述JTAG电平转接板用于单板的JTAG测试，所述电平转接板包括印刷电路板，所述印刷电路板上设有至少两个不同电平的JTAG转接接口，所述至少两个不同电平的JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换两个所述JTAG转接接口之间交互的信号电平。本发明考虑到仅在测试阶段才会用到电平转换，平时单板上的电平转换芯片并不工作，故本发明将单板上的电平转换芯片去掉，单独设计了一电平转接板，在调试时，将设计的电平转接板与单板连接，调试结束后，断开连接；通过电平转接板的独立设计，可以减少单板的boom成本以及设计的复杂程度，并提高单板系统的可靠性，降低单板上电路系统的功耗。 | ||
| 搜索关键词： | 电平转接板 单板 单板调试系统 电平转换电路 电平转换芯片 印刷电路板 调试 测试阶段 单板连接 单板系统 电路系统 电平转换 独立设计 断开连接 信号电平 功耗 转换 | ||
【主权项】：
1.一种JTAG电平转接板，其特征在于，所述电平转接板用于单板的JTAG测试，所述电平转接板包括印刷电路板，所述印刷电路板上设有至少两个不同电平的JTAG转接接口，所述至少两个不同电平的JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换两个所述JTAG转接接口之间交互的信号电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州迪普科技股份有限公司，未经杭州迪普科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910265779.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种FPGA芯片中查找表的检测电路及检测方法-201611124333.0
- 王贺;张大宇;张松;宁永成;蒋承志;杨彦朝;杨发明;庄仲 - 中国空间技术研究院
- 2016-12-08 - 2019-10-29 - G01R31/3185
- 本发明提供一种FPGA芯片中查找表的检测电路及检测方法，所述FPGA芯片包括N个可配置逻辑块，每个所述可配置逻辑块包含两个切片，两个切片中均具有M个查找表，其中一个切片为被测电路，另一个切片为检测电路，所述检测电路包括：控制信号电路，发送控制信号；多个选择器，接收所述控制信号，连接被测电路中平级的查找表，或者连接SR_IN端口或上一级的触发器；时钟信号电路，发送时钟信号；以及多个所述触发器，接收所述时钟信号，所述触发器与检测电路中平级的选择器连接，且最下级的触发器与SR_OUT端口连接。本发明具有运行速度快、时序收敛、测试结果稳定可靠等优点。
- 一种FPGA测试配置码流实时下载方法及系统-201610560149.4
- 罗斌;王华;叶守银;汤雪飞;凌俭波;叶建明 - 上海华岭集成电路技术股份有限公司
- 2016-07-15 - 2019-10-25 - G01R31/3185
- 本发明公开了一种FPGA测试配置码流实时下载方法及系统，该方法包括：建立待测芯片的配置文件，并将其存储于存储器中；由主控FPGA从存储器中实时读取配置码流，通过外部接口配置待测FPGA，并判断配置是否成功；若配置成功，则通过开发的算法及转换工具将配置码流转换成测试信号源文件，生成多装备可复用的可识别、可执行的测试信号源文件；测试信号源文件通过先进测试装备实时、自动加载到待测FPGA，完成在不掉电的情况下快速配置FPGA，并采集到待测芯片输出响应，判断分析测试结果，输出测试数据日志，完成相应的功能和性能测试，通过本发明，不仅能快速完成多个配置码流的下载，还具有更高的配置速度和更低的实现成本。
- 芯片的测试方法和装置-201610720821.1
- 翟英;张箭 - 硅谷数模半导体(北京)有限公司;硅谷数模国际有限公司
- 2016-08-24 - 2019-10-22 - G01R31/3185
- 本发明公开了一种芯片的测试方法和装置。其中，该装置包括：现场可编程门阵列，生成用于测试待测试芯片的至少一个测试图像；数据转换装置，通过现场可编程门阵列的第一数据传输接口与现场可编程门阵列电连接，用于将现场可编程门阵列生成的测试图像的图像数据转换成目标信号；待测试芯片，通过数据转换装置的第二数据传输接口与数据转换装置电连接，用于根据目标信号生成控制信号，其中，控制信号用于控制显示器显示测试图像。本发明解决了现有技术中对TCON进行测试时，测试功能较单一的技术问题。
- 基于Virtex架构的FPGA芯片二倍线故障测试法-201610769422.4
- 董宜平;李光;谢达 - 中国电子科技集团公司第五十八研究所
- 2016-08-30 - 2019-10-11 - G01R31/3185
- 本发明涉及基于Virtex架构的FPGA芯片二倍线故障测试法，包括：配置逻辑单元将相邻行或者相邻列的二倍线连接起来，其中起始的配置逻辑单元将IO的输入和二倍线的输入连接起来，终止的配置逻辑单元将IO的输出和二倍线的输出连接起来；配置逻辑单元将东向(E2BEG)和西向(W2BEG)的二倍线首尾连接起来，或者将南向(S2BEG)和北向(N2BEG)的二倍线首尾连接起来。采用本发明的方法通过一次配置，可以进行二倍线故障测试，提高测试效率和故障覆盖率；经过多次配置，还可以定位某行或某列的某根二倍线出现了故障。
- 针对具有异步复位信号的扫描链的复位方案-201580018964.1
- D·R·帕尔;P·I·彭泽什;W·K·苏 - 高通股份有限公司
- 2015-03-11 - 2019-09-20 - G01R31/3185
- 第一装置(300)包括至少一个扫描链。该至少一个扫描链中的每一者包括耦合在一起的扫描单元。该至少一个扫描链中的每个扫描单元包括当扫描单元的复位状态是第一状态时的第一类型扫描单元(302、304、308、312、314)，以及当扫描单元的复位状态是第二状态时的第二类型扫描单元(308、310)。该至少一个扫描链中的一个或多个扫描链包括至少一个第一类型扫描单元和至少一个第二类型扫描单元。第二装置(500)包括第一(502)组和第二(504)组扫描链，该第一组和第二组扫描链包括不具有置位和复位功能两者的触发器。第一组和第二组扫描链中的每个触发器分别具有第一状态和第二状态的复位状态。
- 柔性接口-201480049516.3
- L·纳波利塔诺;S·菲尔斯 - 意法半导体(R&D)有限公司
- 2014-10-03 - 2019-09-10 - G01R31/3185
- 在具有多个核的一个或多个同伴芯片上设置系统和方法。每个核都具有核电路装置和用于执行与核电路装置相关的测试的测试接口。测试接口具有用于保持核的地址的地址寄存器以及地址确定电路装置。地址确定电路装置被配置为将地址线上接收的地址与保持在地址寄存器中的地址进行比较以确定核是否正在被寻址。地址确定电路装置还被配置为响应于确定指示测试接口以执行测试操作。
- 一种应用于反熔丝FPGA编程前的自动化测试方法-201710057883.3
- 李威;彭玉玲;杜涛 - 电子科技大学
- 2017-01-23 - 2019-09-03 - G01R31/3185
- 本发明涉及一种应用于反熔丝FPGA的编程前自动化测试方法。此方法可以对任意反熔丝FPGA进行编程前自动化测试。本发明首先构建测试向量库，利用软件手段由测试向量发送模块自动从测试向量库中抽取测试向量，并将测试向量分别同时输入电路逻辑仿真激励施加模块和电路响应验证模块，进行反熔丝FPGA电路仿真，经过电路仿真分析和验证后，输入被测反熔丝FPGA芯片，然后由测试响应验证模块采集FPGA芯片输出结果，并与之前输入的参考测试信息进行比对，自动生成测试报告，由此实现反熔丝FPGA的编程前自动化测试。整个测试过程能有效避免大量人工干预，测试结束后，查看测试报告，即可知道芯片的测试结果。本发明能够快速完成反熔丝FPGA芯片的编程前自动化测试，显著提升反熔丝FPGA芯片的测试效率。
- 一种集成双向CRC校验功能的可扩展JTAG调试结构-201710452885.2
- 颜伟;李俊玲;沈拉民 - 西安微电子技术研究所
- 2017-06-15 - 2019-08-27 - G01R31/3185
- 本发明提供了一种集成双向CRC校验功能的可扩展JTAG调试结构，包括调试主控器和调试子控制器；调试主控器通过接收JTAG接口的数据，进行数据校验和指令解析后，将校验无误的数据送往相应的调试子控制器，进一步进行处理和执行，调试子控制器接受调试主控器的控制，并按照相应的数据指令，实现对调试对象的调试操作并返回调试数据；本发明的JTAG调试结构在支持IEEE1149.1标准JTAG时序的基础上，实现了双向32位CRC串行数据校验功能，能够检测数据传输过程中出现的异常，提高了数据传输过程的可靠性。
- 基于ATE测试平台的Flash型FPGA测试方法-201610223754.2
- 张伟;熊盛阳;刘泓;单旭涛 - 中国运载火箭技术研究院
- 2016-04-12 - 2019-08-13 - G01R31/3185
- 一种基于ATE测试平台的Flash型FPGA测试方法，包括：Flash型FPGA器件片上资源划分；FPGA器件片上资源配置方案设计；生成配置文件及测试向量文件；ATE测试；实现对FPGA器件功能的测试，保证FPGA器件使用前功能性能满足相关指标要求，避免由于FPGA器件本身失效导致的电路功能性能不满足要求。
- 一种JTAG电平转接板、单板及单板调试系统-201910265779.2
- 段园周 - 杭州迪普科技股份有限公司
- 2019-04-03 - 2019-08-09 - G01R31/3185
- 本说明书提供了一种JTAG电平转接板、单板及单板调试系统，所述JTAG电平转接板用于单板的JTAG测试，所述电平转接板包括印刷电路板，所述印刷电路板上设有至少两个不同电平的JTAG转接接口，所述至少两个不同电平的JTAG转接接口之间设有电平转换电路，所述电平转换电路用于转换两个所述JTAG转接接口之间交互的信号电平。本发明考虑到仅在测试阶段才会用到电平转换，平时单板上的电平转换芯片并不工作，故本发明将单板上的电平转换芯片去掉，单独设计了一电平转接板，在调试时，将设计的电平转接板与单板连接，调试结束后，断开连接；通过电平转接板的独立设计，可以减少单板的boom成本以及设计的复杂程度，并提高单板系统的可靠性，降低单板上电路系统的功耗。
- 环形链分时复用测试端口的测试结构-201610263417.6
- 张玲;梅军进;冯珊;田嵩 - 湖北理工学院
- 2016-04-26 - 2019-08-06 - G01R31/3185
- 环形链分时复用测试端口的测试结构，包括一个共用的测试端口和若干个环形链以及用于扫描路径选择且对应各个环形链的数据选择器A、B，各个环形链通过相应的数据选择器A、B构成串联结构；每个环形链分别由若干个扫描单元依次串联而成，每个扫描单元由数据选择器C和触发器组成；通过向数据选择器A、B的控制端输入高/低电平信号，从而改变扫描路径，使得测试结构中的各个环形链工作于三种不同的测试模式：直链扫描模式、环形扫描模式和隐身模式；本发明结构简单、设计巧妙，不仅具有当前通用的测试结构的所有功能，而且结构本身具有低功耗和测试数据重用的特性，大大降低了测试成本和移位功耗，硬件代价大大减小。
- 一种JTAG链路自动实现通道切换的方法及系统-201611161412.9
- 卢增辉;李庆山;张志军 - 盛科网络（苏州）有限公司
- 2016-12-15 - 2019-08-02 - G01R31/3185
- 本发明公开了一种JTAG链路自动实现通道切换的方法及系统，具体包括：CPLD后置于JTAG链路；在CPLD与JTAG链路之间串联一缓冲器，所述缓冲器的使能控制端低电平有效，JTAG链路的TRST引脚通过一反相器与所述缓冲器的使能控制端相连，CPLD的TDO引脚作为整个链路的输出端通过所述缓冲器与所述第一连接器相连；设置第二连接器与CPLD连接，用于通过该连接器进行CPLD在线编程。采用本发明可以实现JTAG测试覆盖CPLD，同时又不会影响CPLD在线编程，方案简单易实现，而且切换过程不需要操作人员人为参与，便可以自动完成通道的切换。
- 一种时序及波形生成装置-201821733157.5
- 孟杨;邓标华 - 武汉精鸿电子技术有限公司
- 2018-10-24 - 2019-08-02 - G01R31/3185
- 本实用新型提出了一种时序及波形生成装置。本实用新型装置包括一个向量发生器、多组时序及波形处理单元；其中，每组时序及波形处理单元由一个时序产生器和一个波形控制器构成；向量发生器分别与多组时序发生器连接；所述时序产生器与所述波形控制器连接；所述向量发生器用于提供测试向量和时序信息；所述时序产生器用于根据时序信息产生定时沿；所述波形控制器用于根据定时沿将该测试向量转换成波形信号。本实用新型解决了自动测试设备输出时序精度低的问题。
- 一种应用相关型FPGA自动化测试配置方法-201610895371.X
- 阮爱武;王精武;阎哲;倪博;万理 - 电子科技大学
- 2016-10-14 - 2019-06-21 - G01R31/3185
- 本发明属于FPGA技术领域，提供一种应用相关型FPGA自动化测试配置方法；该方法首先建立应用相关型配置物理坐标模型；然后根据待测FPGA芯片的完整资源和应用电路配置资源，对FPGA芯片的应用电路配置进行切分操作，得到待测资源列表和冗余资源列表；再根据待测资源列表，列出所有待测试路径，根据自动化配置算法在冗余资源中确定每条待测试路径的最优测试路径；直到所有待测资源均配置对应的最优测试路径，为所有最优测试路径添加激励响应回收模块，得到最终测试配置并生成测试覆盖率报告。本发明充分使用冗余资源，在不破坏应用电路配置的基础上仅一次配置完成测试，最大化地提升了测试效率，且测试配置和应用电路配置共存，实现应用相关型FPGA在线测试。
- 一种复杂可编程逻辑器件重复配置测试方法及电子设备-201910085073.8
- 罗俊杰;杨景阳;张晓羽 - 航天科工防御技术研究试验中心
- 2019-01-29 - 2019-06-18 - G01R31/3185
- 本发明公开了一种复杂可编程逻辑器件重复配置测试方法及电子设备。所述方法通过编写并调用第一脚本文件来实现编程配置文件的下载、编写并调用第二脚本文件来实现测试程序的下载，运行脚本文件调用ISE iMPACT工具即可实现CPLD程序的配置；通过调用脚本执行复杂可编程逻辑器件的一个功能测试，一个功能测试结束后自动调用对应的脚本文件下载另一个功能的测试程序再次进行测试，完成CPLD测试程序的重复配置，不需要每次手动点击进行下一个功能的测试，大大减少测试时间，提高测试效率。
- 一种SOC芯片IP时钟在DFT中的处理技术-201910180824.4
- 何立柱;冯建华 - 世芯电子科技（无锡）有限公司
- 2019-03-11 - 2019-06-04 - G01R31/3185
- 本发明公开了一种SOC芯片IP时钟在DFT中的处理技术，处理技术的具体步骤为对IP时钟进行DFT扫描链测试；引入时钟控制电路到DFT扫描链测试电路中，输出多位控制信号；将此信号引入到对应的IP时钟上；将SOC芯片放置在ATE基台上，使ATE基台上的探头与SOC芯片接触；ATPG工具产生具体的测试向量后，在ATE基台上根据测试向量对SOC芯片进行测试；本发明的SOC芯片IP时钟在DFT中的处理技术，最少时需要2个OCC模块，对芯片端口的要求降低；同时各个时钟域互连的timing path可以测到，测试覆盖率提高；将时钟控制电路进行合并，减少插入cell的数量，可以最大限度的提高测试覆盖率，使用方便，便于推广。
- 一种JTAG电路及测控装置-201811571541.4
- 苏振宇 - 郑州云海信息技术有限公司
- 2018-12-21 - 2019-04-12 - G01R31/3185
- 本发明涉及电子测试测控技术领域，提供一种JTAG电路及测控装置,JTAG电路包括分别与被测端器件和JTAG插针连接的测控开关控制部件，所述测控开关控制部件还与服务器的基板管理控制器连接；所述测控开关控制部件用于接收所述服务器的基板管理控制器发送的JTAG功能开启或禁止指令，并依据所述JTAG功能开启或禁止指令，控制所述服务器的JTAG接口的禁用或开启，从而实现JTAG功能的灵活配置，防止非法人员通过JTAG接口的恶意操作，有效提升服务器的安全性。
- 面向高性能SoC FPGA的功能遍历测试方法-201610202244.7
- 王健;孙友志;来金梅;石超 - 复旦大学
- 2016-03-31 - 2019-04-05 - G01R31/3185
- 本发明属于集成电路技术领域，具体为面向高性能SoC FPGA的功能遍历测试方法。本发明针对高性能SoC FPGA中CLB、BRAM、DSP、CM、IOB、时钟网络及互联等资源都建立了一套完整的功能遍历测试方法，并通过生成相应位流，在FPGA端口施加激励并回读FPGA端口响应，将其与预期结果进行比较，从而实现对SoC FPGA资源的遍历覆盖测试。本发明的测试方法可应用于功能复杂、资源丰富的各种高性能SoC FPGA，在FPGA测试领域有较高的应用价值。本发明具有测试覆盖率高，测试效率高，测试成本低，可移植性好，通用性强的特点。
- 一种基于JTAG测试的SiP系统及其内部芯片的JTAG测试方法-201811564790.0
- 秦贺;韩逸飞;祝天瑞 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2018-12-20 - 2019-04-02 - G01R31/3185
- 本发明涉及一种基于JTAG测试的SiP系统及其内部芯片的JTAG测试方法。所述SiP包括JTAG测试访问端口、至少两个服从JTAG协议的芯片，记为首位JTAG芯片和末位JTAG芯片，JTAG测试访问端口的测试输入端连接在首位JTAG芯片的JTAG测试输入端上，首位JTAG芯片JTAG测试输出端与末位JTAG芯片测试输入端相连，末位JTAG芯片测试输出端连接至JTAG测试访问端口的测试输出端，构成SiP的JTAG测试链路；SIP内其他待测芯片若为服从JTAG协议的芯片，则通过边界扫描单元互连的方式将其插入到SIP的JTAG测试链路中；若为不服从JTAG协议的芯片或者逻辑簇，则将其与服从JTAG协议的芯片的边界扫描单元互连，通过SIP的JTAG测试链路进行测试数据传输。本发明通过JTAG链路，完成功能测试数据传输，实现内部芯片测试。
- 基于数据重构的边界扫描故障注入方法-201811567480.4
- 宋成军;刘萌萌;杜熠;宋博;曾晨晖 - 中国航空综合技术研究所
- 2018-12-20 - 2019-03-12 - G01R31/3185
- 本发明提供了一种基于数据重构的边界扫描故障注入方法，包括：进行边界扫描链识别并建立与故障注入对象的连接；接收故障注入指令并解析故障指令数据以识别故障形式，对故障指令数据以及当前故障注入对象的TAP扫描链上的数据进行缓存和处理；从BSDL文件中读取故障注入对象信息选择故障注入点；生成故障注入序列数据并将将故障注入序列数据发送至故障注入对象，实现不同类型的故障注入以及将管脚状态反馈至故障注入PC控制端。本发明实现了故障注入测试数据的自定义构建，解决了基于硬件电路的故障注入方法会影响芯片传输信号的质量。
- FPGA存储资源测试系统、方法及装置-201611207482.3
- 罗军;罗宏伟;李军求;王小强;唐锐 - 中国电子产品可靠性与环境试验研究所
- 2016-12-23 - 2019-02-19 - G01R31/3185
- 本发明涉及FPGA存储资源测试系统、方法及装置。所述系统包括时钟管理模块、数据激励模块、跨时钟域数据传输模块、数据比较模块以及结果显示模块；所述时钟管理模块用于向所述数据激励模块和结果显示模块提供第一时钟信号，以及向所述数据比较模块和FPGA片内的待测存储资源提供第二时钟信号；所述第二时钟信号的时钟频率高于所述第一时钟信号的时钟频率；所述跨时钟域数据传输模块用于实现第一时钟信号的时钟域与第二时钟信号的时钟域的数据传输。本发明能够提升测试时序收敛特性。
- 一种动态变链长扫描结构及其方法和边界扫描单元-201811132567.9
- 刘才强;韦超;沈拉民 - 西安微电子技术研究所
- 2018-09-27 - 2019-02-01 - G01R31/3185
- 本发明一种动态变链长扫描结构及其方法和边界扫描单元，实现了边界扫描的快速访问。边界扫描单元通过设置的串行输出多路选择器，利用对控制信号bsr_sel的不同配置，选择不同的输入作为串行输出SO，当不需要访问该边界扫描单元时，能够将串行输入SI直接从串行输出SO输出，从而节约了移位时间。动态变链长扫描结构，通过对组成链长的边界扫描单元进行控制，能够可以实现边界扫描可变链长，达到对电路的快速访问，提高了整体使用效率。动态变链长扫描方法，通过对控制信号bsr_sel的配置分别对每个边界扫描单元进行独立控制，从而实现对动态变链长扫描结构的链长控制，满足了不同的采集需求。
- 一种时序及波形生成装置及方法-201811243490.2
- 孟杨;邓标华 - 武汉精鸿电子技术有限公司
- 2018-10-24 - 2019-01-04 - G01R31/3185
- 本发明提出了一种时序及波形生成装置及方法。本发明装置包括一个向量发生器、多组时序及波形处理单元；其中，每组时序及波形处理单元由一个时序产生器和一个波形控制器构成；向量发生器分别与多组时序发生器连接；所述时序产生器与所述波形控制器连接；所述向量发生器用于提供测试向量和时序信息；所述时序产生器用于根据时序信息产生定时沿；所述波形控制器用于根据定时沿将该测试向量转换成波形信号。本发明方法通过所述波形控制器中分配器将定时沿信号分配到子处理单元码型中；所述波形控制器中码型格式器接收的测试向量在每个测试周期测试向量根据其码型选择对应的定时沿信号产生波形。本发明解决了自动测试设备输出时序精度低的问题。
- 用于测试集成电路的方法体系-201480061054.7
- S·伯格拉;D·辛西娅;S·斯里尼瓦杉 - 高通股份有限公司
- 2014-10-28 - 2018-12-11 - G01R31/3185
- 公开了一种集成电路。该集成电路包括输入和输出焊盘、具有第一电路系统的第一集成电路部分、以及具有不同于第一电路系统的第二电路系统的第二集成电路部分。第一集成电路部分被配置成将来自输入焊盘的输入测试信号提供给第二集成电路部分，并将来自第二集成电路部分的输出测试信号提供给输出焊盘，该输出测试信号由第二集成电路部分响应于该输入测试信号而生成。
- 可扫描电路元件和选择可扫描电路元件的扫描模式的方法-201810430742.6
- 马修·贝尔津什 - 三星电子株式会社
- 2018-05-08 - 2018-12-07 - G01R31/3185
- 提供了一种可扫描电路元件和一种选择可扫描电路元件的扫描模式的方法。所述可扫描电路元件包括分别响应于第一操作模式和第二操作模式而被选择的数据路径和扫描‑数据路径。所述扫描‑数据路径包括输入元件，所述输入元件具有输入节点、输出节点、第一电力节点和第二电力节点。位于输入节点与输出节点之间的信号路径是扫描‑数据路径的一部分。第一电力节点结合到第一电压电位，第二电力节点结合到模式控制信号，所述模式控制信号在第一操作模式下基本处于第一电压电位并且在第二操作模式下基本处于第二电压电位。在第二操作模式下，所述可扫描电路元件表现为没有切换电流并且没有漏电流。
- SRAM型FPGA的故障注入方法和装置-201610446085.5
- 杨凯歌;张战刚;雷志锋;恩云飞;黄云 - 工业和信息化部电子第五研究所
- 2016-06-17 - 2018-11-30 - G01R31/3185
- 本发明涉及一种SRAM型FPGA的故障注入方法和装置，该方法包括获取待测FPGA的初始配置文件；获取初始配置文件中的使用中逻辑资源，并确定使用中逻辑资源对应可配置存储单元的配置文件位置；确定故障注入位置，故障注入位置与可配置存储单元的配置文件位置对应；翻转故障注入位置的配置比特位得到故障注入配置文件；将故障注入配置文件下载到待测FPGA中。该SRAM型FPGA的故障注入方法，无需对FPGA的全部位置进行故障注入，通过仅对使用中的逻辑资源进行故障注入，能够提高SRAM型FPGA的故障注入效率，并且，测试人员根据故障注入的反馈能够快速地评价故障对FPGA功能是否有影响。
- 用于满足移位加载（LOS）测试的Q选通单元架构和用于识别最佳Q选通候选的算法-201480047540.3
- R·戈帕拉克里希南塞蒂;K·库尔施雷施塔;B·乌谱图利 - 国际商业机器公司
- 2014-05-29 - 2018-11-27 - G01R31/3185
- 提供了一种使用多个触发器创建支持用于移位加载(LOS)扫描测试的Q选通的架构的方法。该方法可以包括：将公共时钟信号施加于多个触发器的每个时钟输入，以及将选通扫描使能信号施加于多个触发器的每个扫描使能输入。该方法还可以包括：将全局扫描使能信号直接施加于多个Q门中的每一个，所述多个Q门中的每一个对应于所述多个触发器中的每一个，其中全局扫描使能信号穿过信号路径，该信号路径绕过位于所述多个触发器中的任何两个触发器之间的组合逻辑。
- 一种便捷高效的JTAG链路远程切换系统-201820449092.5
- 李戈鹏 - 郑州云海信息技术有限公司
- 2018-04-02 - 2018-10-12 - G01R31/3185
- 一种便捷高效的JTAG链路远程切换系统，包括基板管理控制器、多路复用器，所述基板管理控制器的JTAG端口与多路复用器的总JTAG端口连接，多路复用器上还设置有多个分JTAG端口，多个分JTAG端口分别用于连接服务器系统中带有JTAG端口的设备，所述多路复用器上设置有切换开关，切换开关与基板管理控制的命令输出端连接，通过切换开关实现择一的在多路复用器的总JTAG端口与分JTAG端口之间实现导通。本实用新型简化了服务器系统的检测维护成本，降低时间人力成本，可以精确定位需要访问的JTAG端口的设备，快速处理JTAG需求。
- 一种复杂可编程逻辑器件CPLD测试方法和装置-201510101265.5
- 李俊 - 新华三技术有限公司
- 2015-03-09 - 2018-10-09 - G01R31/3185
- 本发明公开了一种CPLD测试方法，用于包括测试终端和交换机的系统中，测试终端和交换机通过电缆连接，且CPLD位于交换机上，包括：测试终端向交换机发送测试命令，用于指示交换机对CPLD进行测试；若测试终端在预设的周期内接收到交换机发送的测试信息，则根据测试信息将本次测试结果记录至测试日志；测试终端判断发送测试命令的次数是否超过设定值，若是，则输出测试日志；若否，则继续向交换机发送测试命令。
- 定位片上系统时序逻辑错误、错误率计算及其应用方法-201510587267.X
- 景蔚亮;陈邦明 - 上海新储集成电路有限公司
- 2015-09-15 - 2018-08-28 - G01R31/3185
- 本发明提出一种定位片上系统时序逻辑错误、错误率的计算及其应用的方法，在定位片上系统时序错误时，在同一测试条件下，同一测试指令和/或数据通过PAD口输入P级扫描链、N级流水线以及Q级扫描链，通过控制扫描链使能信号实现对测试指令和/或数据的测试；错误率计算时根据所有的处理结果获取在该环境下测试指令和/或数据的错误率；在降低错误率时，当处理器执行应用程序中的第二指令和/或数据时，第一指令和/或数据替代第二指令和/或数据并实现第二指令和/或数据的相同功能。本发明中用户根据自身应用需要，选择用户可接受错误发生率范围内的芯片，既节约了成本，同时也能满足用户的需求。
- 专利分类
