[发明专利]一种底部带TSV结构的硅空腔结构的制作方法有效
申请号: | 201811593478.4 | 申请日: | 2018-12-25 |
公开(公告)号: | CN110010547B | 公开(公告)日: | 2021-06-15 |
发明(设计)人: | 冯光建 | 申请(专利权)人: | 浙江集迈科微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 杭州天昊专利代理事务所(特殊普通合伙) 33283 | 代理人: | 董世博 |
地址: | 313100 浙江省湖州市长兴县经济技术开发*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种底部带TSV结构的硅空腔结构的制作方法,具体处理包括如下步骤:101)制作金属柱步骤、102)制作空腔步骤、103)空腔处理步骤;本发明提供有利于后续的芯片粘接和接地,且本工艺制造流程简单,可以大大节省成本和制作时间的一种底部带TSV结构的硅空腔结构的制作方法。 | ||
搜索关键词: | 一种 底部 tsv 结构 空腔 制作方法 | ||
【主权项】:
1.一种底部带TSV结构的硅空腔结构的制作方法,其特征在于,具体处理包括如下步骤:101)制作金属柱步骤:在载板上表面通过刻蚀工艺制作TSV孔,TSV孔深度小于载板厚度,在载板上表面通过沉积氧化硅、氮化硅或者直接热氧化形成绝缘层;再通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层;接着通过电镀金属,使金属充满TSV孔,并在200到500度温度下密化金属形成金属柱,通过CMP工艺去除载板上表面的金属;102)制作空腔步骤:在载板上表面制作TSV孔的区域,进行干法刻蚀或湿法腐蚀空腔,空腔的深度小于TSV孔的深度,空腔的宽度大于TSV孔的区域;或者在载板下表面对应上表面制作TSV孔的区域,进行干法刻蚀或湿法腐蚀空腔,空腔的宽度大于TSV孔的区域;其中空腔内的绝缘层用湿法刻蚀的工艺去除,或者采用干法刻蚀的方法,使刻蚀之后露出金属材质;103)空腔处理步骤:用湿法刻蚀的工艺对空腔内的金属柱进行腐蚀,使空腔内的金属柱高度与空腔底部处于同一水平,且金属柱的一端露出;其中湿法刻蚀的液体包括氢氟酸,磷酸,硝酸,硫酸,盐酸,氨水,双氧水中的一种或多种。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江集迈科微电子有限公司,未经浙江集迈科微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811593478.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造