[发明专利]半导体装置

摘要

实施形态提供一种能够将积层体中的导电层低电阻化的半导体装置。实施形态的半导体装置包括：基体部、积层体、板状部、及第1～第3柱状部。所述积层体设置在所述基体部上。所述板状部是从所述积层体的上端起到所述基体部为止设置在所述积层体内。所述第1～第3柱状部是从所述积层体的上端起到所述基体部为止设置在所述积层体内。所述第2柱状部在所述第1方向上位于和所述第1柱状部隔开的位置。所述第3柱状部在所述第1方向上和所述第1柱状部及所述第2柱状部的每个对齐排列。所述第3柱状部和所述第1柱状部的间距为第1间距。所述第3柱状部和所述第2柱状部的间距是比所述第1间距宽的第2间距。

主权项

1.一种半导体装置，具备：基体部，包括半导体区域；积层体，设置在所述基体部上，且包括沿着积层方向交替地成为积层体的多个导电层及多个绝缘层；板状部，从所述积层体的上端起到所述基体部为止设置在所述积层体内，且至少含有在和所述积层方向交叉的第1方向上延伸而和所述半导体区域相接的第1绝缘物；第1柱状部，从所述积层体的上端起到所述基体部为止设置在所述积层体内，且包括和所述半导体区域相接的第1半导体层、及在所述第1半导体层和所述导电层之间具有第1电荷捕获部的第1存储膜；第2柱状部，从所述积层体的上端起到所述基体部为止设置在所述积层体内，且包括和所述半导体区域相接的第2半导体层、及在所述第2半导体层和所述导电层之间具有第2电荷捕获部的第2存储膜，在所述第1方向上位于和所述第1柱状部隔开的位置；及第3柱状部，从所述积层体的上端起到所述基体部为止设置在所述积层体内，且包括和所述半导体区域相接的第3半导体层、及在所述第3半导体层和所述导电层之间具有第3电荷捕获部的第3存储膜，位于所述第1柱状部和所述第2柱状部之间，在所述第1方向上和所述第1柱状部及所述第2柱状部的每个对齐排列，并且和所述第1柱状部的间距是第1间距，和所述第2柱状部的间距是比所述第1间距宽的第2间距。