[发明专利]分栅式闪存及其形成方法、控制方法有效
申请号: | 201810483313.5 | 申请日: | 2018-05-18 |
公开(公告)号: | CN108695332B | 公开(公告)日: | 2021-05-07 |
发明(设计)人: | 刘宪周 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L27/11521 | 分类号: | H01L27/11521;G11C16/14 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及分栅式闪存及其形成方法、控制方法,所述分栅式闪存包括分开布置有第一存储区和第二存储区的半导体衬底以及在第一存储区和第二存储区之间形成的字线结构,所述字线结构包括沿半导体衬底表面依次叠加的字线氧化层、读栅、介质氧化层和擦除栅,其中读栅和擦除栅均可以作为所述分栅式闪存的字线以执行读操作和擦除操作,在执行擦除操作时,施加在擦除栅上的电压对下方半导体衬底的影响较低,有利于降低半导体衬底内沟道区的漏电流,从而字线氧化层的厚度可以相应地减小,有利于减小漏电流,抑制短沟道效应,并且擦除栅仅涉及字线的一部分,从而相对于传统的分栅式闪存,擦除栅和浮栅之间的耦合系数减小,可以提高擦除效率。 | ||
搜索关键词: | 分栅式 闪存 及其 形成 方法 控制 | ||
【主权项】:
1.一种分栅式闪存,其特征在于,包括:半导体衬底,在所述半导体衬底内分开布置有第一存储区和第二存储区;以及,在所述第一存储区和所述第二存储区之间形成的字线结构,所述字线结构包括沿所述半导体衬底表面依次叠加的字线氧化层、读栅、介质氧化层和擦除栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810483313.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的