[发明专利]双分离栅闪存的编程时序电路及方法

摘要

本发明公开了一种双分离栅闪存的编程时序电路，双分离栅闪存的存储单元包括包括排列源区和漏区之间的第一至第三栅极结构；第一和第三栅极结构具有浮栅，第一栅极结构作为信息存储位，编程时对第一栅极结构的浮栅进行注入编程，编程时序电路提供在编程时具有分段结构的第一控制栅极线信号和源极线信号，第一控制栅极线信号和源极信号线的多个分段之间的电压大小依次增加。本发明还公开了一种双分离栅闪存的编程方法。本发明能降低编程位的浮栅的峰值电压，减少编程位的浮栅底部的栅介质层的应力，提高器件的可靠性。

主权项

1.一种双分离栅闪存的编程时序电路，其特征在于：双分离栅闪存的存储单元包括：第一栅极结构、第二栅极结构、第三栅极结构、源区和漏区；所述第一栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；所述第二栅极结构由形成于半导体衬底表面的第三栅介质层和多晶硅栅组成；所述第二栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；由位于所述源区和所述漏区之间的所述半导体衬底组成沟道区；所述第一栅极结构、所述第二栅极结构和所述第三栅极结构排列在所述源区和所述漏区之间的所述沟道区表面上，由所述第一栅极结构、所述第二栅极结构和所述第三栅极结构共同控制所述沟道区表面的沟道的形成；所述第一栅极结构作为信息存储位，所述第三栅极结构作为导通栅极；所述第二栅极结构的多晶硅栅作为所述存储单元的选择栅；所述第一栅极结构的多晶硅栅连接到对应的第一控制栅极线，所述第三栅极结构的多晶硅栅连接到对应的第二控制栅极线，所述第二栅极结构的多晶硅栅连接到字线；所述源区连接到源极线，所述漏区连接到位线；编程时序电路为所述存储单元的编程提供编程信号，所述编程信号包括字线信号、位线信号、第二控制栅极线信号、第一控制栅极线信号和源极线信号；所述字线信号连接到所述字线并使所述第二栅极结构底部的所述沟道区表面形成沟道；所述第二控制栅极线信号连接到所述第二控制栅极线并使所述第三栅极结构底部的所述沟道区表面形成沟道；所述位线信号提供一编程电流；所述第一控制栅极线信号连接到所述第一控制栅极线，所述源极线信号连接到所述源极线，所述第一控制栅极线信号和所述源极线信号使电子注入到所述第一栅极结构的浮栅中实现对所述存储单元的编程；所述第一控制栅极线信号和所述源极线信号具有多个分段结构，所述第一控制栅极线信号的多个分段之间的电压大小依次增加，使所述第一控制栅线信号的最初阶段值小于最大的最终阶段值，降低在编程的最初阶段在所述第一控制栅极的浮栅中形成的电压尖峰值；所述源极线信号的多个分段之间的电压大小也依次增加。